0 引言
    頻率合成器是以一個高精確度和高穩定的石英晶體振蕩器為基準參考頻率，通過加、減、乘、除四則運算，獲得與石英晶體振蕩器同樣精確度和穩定度的頻率源。本文利用頻率合成技術實現頻率倍頻，輸出L波段點頻源。
    利用非線性電路產生高次諧波或者利用頻率控制電路都可以構成倍頻器。也可以由鎖相倍頻電路實現，該電路是一個閉環頻率反饋系統，它主要由鑒相器、環路濾波器、壓控振蕩器和累加計數器構成，本設計采用這種方案。
    目前出現了眾多單片集成頻率合成芯片，如美國QualComm公司的Q3236等，這種帶有前置分頻器和多個計數器的芯片，給鎖相環電路的設計帶來了極大的方便，為實現電路的小型化提供了可能。下面對總體方案設計，Q3236芯片的功能，電路和環路濾波器設計逐一討論。

1 方案設計
    本設計采用對晶體振蕩器輸出的參考信號，直接鎖相倍頻獲得高頻信號，再將高頻信號放大到設計要求的方案。利用的是鎖相頻率合成技術，屬于間接頻率合成。整個倍頻源基本由鎖相倍頻電路、放大和濾波電路組成，最重要的是鎖相倍頻電路。
    鎖相倍頻電路利用鎖相技術實現頻率合成，鎖相環(PLL)是其中的重要組成部分，實質上是一個相位負反饋自動控制系統。基本由鑒相器(PD)、環路濾波器(LF)、壓控振蕩器(VCO)三部分組成。鑒相器用于比較兩個輸入信號相位，產生對應于兩個信號瞬時相差的誤差電壓；環路濾波器具有低通作用，把鑒相器輸出的誤差電壓濾波，濾除高頻成分和噪聲，以保證環路所要求的性能，提高系統穩定性；壓控振蕩器受誤差電壓控制，使得VCO的輸出頻率向參考頻率靠近，直到消除頻差而鎖定。倍頻源框圖如圖1所示。

    設計采用QualComm公司的高性能數字鎖相環芯片Q3236，其內部集成有分頻器、鑒相器和計數器。鑒相器在7 MHz頻率上進行鑒相，可以提高鑒相靈敏度、縮短跳頻時間。

2 硬件電路設計
2．1 鎖相環的選擇與使用
    QualComm公司的Q3236是一種可在高達2 GHz頻段工作的分頻次數可編程的數字鎖相環芯片，在正常工作狀態下其功耗小于0．6 W，工作電壓為5 V。其鑒相頻率可達到100 MHz，本設計鑒相器工作在7 MHz，可應用于此項設計中。
    Q3236主要電路性能為：
    (1)雙模前置分頻器(10分頻或11分頻)；
    (2)9位M和4位A吞脈沖計數器，6位R參考分頻器；
    (3)100 MHz數字鑒頻／鑒相器，鑒相靈敏度為320 mV／rad；
    (4)單電源+5 V供電，功耗小于0．6 W；
    (5)具有寬的輸入靈敏度范圍，從-10～+3．5 dBm。
    Q3236數字處理器接口有三種工作模式：直接并行輸入模式、串行總線模式和8位總線模式。因為設計的是輸出固定頻率的倍頻源，不用跳頻，于是采用直接并行輸入模式，可以簡化設計。設置‘HIGH’，Q3036='LOW'，6位R參考分頻器的R4，R5不用，9位M計數器的M7，M5不用，R分頻器和M計數器直接由外部輸入。
    Q3236可提供的程序分頻器分頻比：對直接并行模式，當小于300 MHz時，為2～128；當小于2 GHz，為90～1 295。對外接的晶振，可提供的參考分頻比為：直接并行模式1～16。
    Q3236有加前置分頻器和非預分頻兩種工作狀態。工作在非預分頻狀態時VCO輸出頻率最高可達300 MHz，在前置分頻器狀態時VCO輸出頻率最高可達2．0 GHz。因為頻率源輸出1372 MHz，所以設計采用前置分頻器、直接并行輸入模式。參考分頻器分頻比編程只使用R0～R3位。  Fref／FPD=R+1；即35 MHz／7 MHz=5，對參考輸入信號35 MHz進行5分頻，所以R=4。R0，R1=“Low”，R2=“High”，R3=“Low”。壓控振蕩器輸出的高頻信號1 372 MHz利用M和A計數器進行N分頻，N=Fvco／FPD=10*(M+1)+A，A≤M+1，M≠0。

    Q3236具體電路圖如圖2所示。

2．2 環路濾波器設計
    鎖相倍頻源的核心部分是環路濾波器的設計，因為環路濾波器的傳輸函數直接決定了整個環路的傳輸函數。從而在很大程度上決定了環路的噪聲性能、穩定性、捕獲和跟蹤性能等。Q3236需要外接環路濾波器和壓控振蕩器才能構成一個完整的頻率綜合器。
    常用的環路濾波器是一個線性低通濾波器，它可以濾除誤差電壓中的高頻分量和噪聲。常用的有RC積分濾波器、無源比例積分濾波器和有源比例積分濾波器。由傳遞函數可知，有源比例積分濾波器具有兩個獨立可調整的參數，并且具有滯后一超前特性，有利于環路穩定，于是本設計利用低噪聲運放OP27及R，C元件組成一階有源比例低通濾波器實現，主要參數是環路帶寬和相位裕量等。
    (1)環路帶寬
    環路帶寬(Fn)是指開環傳遞函數幅度等于1時的頻率，是環路濾波器設計的關鍵指標。如果鎖相環的抖動主要由外部信號噪聲引起，那么環路帶寬應該越窄越好，這樣可以抑制外部信號噪聲，尤其是參考信號中的噪聲；如果需要有效抑制壓控振蕩器的噪聲，并且獲得良好的跟蹤和捕獲性能，環路帶寬應越寬越好。需要折中考慮，環路帶寬一般取跳頻間隔的1／60，鑒相器跳頻間隔7 MHz，所以Fn=100 kHz，硬件調試時可以根據需要調整。
    (2)相位裕量
    相位裕量(φc)是指在開環傳遞函數幅度等于1時的相位相加180°的和。它與系統穩定性有關，相位裕量選擇越低，系統越不穩定，相位裕量選擇越大，系統越穩定，但系統的阻尼振蕩越小，即以增加鎖定時間為代價。要考慮適合的相位裕量，一般是40～55°之間，最優選相位裕量φc=45°。
    為了將環路性能調到最佳，R1／2和電阻R2可選用相應阻值的電位器。環路濾波器電路圖如圖3所示。采用頻率補償技術，在放大器外部增加一個補償極點，由R1，Cc組成低通實現，在保證一定增益裕度或相位裕度的前提下獲得較大的環路增益。電阻R1分開成兩個R1／2，避免相位檢測出現電壓偏差。

2．3 環路濾波器參數計算
    鎖相環的系統性能歸結起來可以用三個重要參數：環路增益K、阻尼系數ζ及固有振蕩角頻率ωn來表征，這些參數按應用的要求而定，并決定著系統的整個設計。
    (1)環路增益K
    它決定著系統的捕捉帶、穩態誤差和開環寄生相移。從噪聲抑制來講，希望大的Kφ(鑒相器增益)和小的Kv(VCO壓控靈敏度)，因為VCO的控制輸入端是系統對噪聲最敏感之處。
   
    (2)阻尼系數ζ
    阻尼系數越大，系統的超調量和過渡振蕩常數越小，系統越穩定。但當系統工作在過阻尼狀態時，ζ的增大將增加過渡時間，降低系統的跟蹤速度，一般選取0．5<ζ<1。ζ=ωnT2／2，ζ取最優值0．85，時間常數T2=R2C。
    (3)ωn選取
    ωn決定著系統的環路帶寬Fn、噪聲帶寬BL、捕捉帶和捕捉時間，ωn越大則Fn，BL越大，則系統的捕捉時間和過渡過程時間變短，即系統反應迅速，但系統抑制噪聲的能力下降。固有振蕩角頻率為：
   
    Cc的引入主要是為濾除鑒相器產生的諧波，避免鑒相器出現電壓偏差。其引入的極點應遠離主極點，一個原則是Fc>10Fn，其中Fc=1／2πTc，Tc=R1Cc／4，是R1／2，Cc低通濾波器引入的極點。
    即ωc=4／R1Cc>10ωn，于是Cc<4／(10ωnR1)。
    如果C=4 700 pF，可以計算出R1，R2，Cc：
    R1=KvKφ／(*****NC)=306 Ω，其中，N=196是鎖相環分頻次數；
   

3 實驗結果
    按照以上設計研制出了功能樣機，用頻譜分析儀測試輸出信號頻率特性，雜散抑制如圖4所示，輸出頻譜如圖5所示。

4 結語
    本文利用集成鎖相頻率合成芯片Q3236實現的L波段頻率源具有結構簡單、體積小、功耗低、相位噪聲低等特點。為了得到低噪聲、高穩定度的頻率，應選擇具有高穩定度、低相位噪聲的參考源，鑒相器、壓控振蕩器都必須選擇低噪聲器件。隨著頻率綜合技術、集成電路技術以及工藝的不斷發展，單片集成頻率綜合器也正在向更大規模、更高速度的方向發展。