0 引言

隨著移動通信技術的迅速發展，對射頻電路的高速、低功耗要求日益增長。基于鎖相環(PLL)結構的頻率合成器是收發機前端電路的重要組成部分，對為混頻器提供純凈的本振信號，具有重要地位。在PLL中，壓控振蕩器(VCO)和前置分頻器(Prescaler)是工作在最高頻率的兩個模塊，它們是限制 PLL工作頻率的主要瓶頸，因此提高前置分頻器的工作速度是解決限制PLL工作頻率上限的一個關鍵因素。為了滿足高頻通信的要求，必須對前置分頻器和 VCO進行高速、低功耗的優化設計。

雙模前置分頻器以D觸發器為主要單元。近年來涌現了很多不同結構的高速D觸發器。第1種是靜態SCL結構，由ECL電路結構演變而成。與傳統的靜態分頻器相比，由于它的擺幅較小，所以工作速度快。但是典型SCL結構的2分頻電路包括尾電流源在內至少需要18個MOS管，MOS管無法做到小尺寸，導致輸入電容很大甚至超過了管子本身的電容，所以SCL分頻器功耗較高。第2種是動態的TSPC(單相時鐘)結構，它采用單相時鐘的TSPC技術使構成分頻器的元件數目減少，可以提高電路的工作速度，同時這種電路的功耗極低，所以經常在前置分頻器中采用。TSPC分頻器的不足是噪聲性能不佳，因為動態單端結構比SCL結構更容易受噪聲的影響。第3種是注鎖式(iniected-locked)電路，由于要使用電感器，因而它的體積過大且工藝難度高，很少被應用。具體采用哪種電路結構應視情況而定。

本文采用動態TSPC結構，利用TSMC 90nm 1P9M 1．2VCMOS工藝，設計了一個適用于WLAN IEEE802．11a標準的雙模前置分頻器，具有高速、低壓、低功耗的特點。

1 電路設計

1．1 電路總體架構

雙模前置分頻器的基本結構如圖1所示，包括三個部分：同步2／3分頻器，由異步除2分頻器構成的分頻器鏈，以及反饋部分。控制信號MC控制分頻比，當MC=1時為32分頻，當MC=O時為33分頻。

圖l雙模前置分頻器結構圖

本設計基于上述傳統結構，通過減少高頻同步分頻器單元中MOS管的個數，達到降低功耗的目的。

1．2 同步分頻器設計

同步2／3分頻器的結構框圖如圖2所示，它是整個分頻器工作頻率最高的部分，亦是決定前置分頻器速度和功耗的關鍵部分。

MC為邏輯高電平時，電路實現2分頻；MC為邏輯低電平時，電路實現3分頻。采用同步2／3分頻器，大大減少了工作在高頻部分MOS管的數目，從而同步部分的功耗有所下降。同時將“與”門設計在D觸發器中。這種集成“與”門的觸發器不但簡化了電路設計，而且避免了單獨設計邏輯門所帶來的寄生參數的影響，減少了速度損失，從而很好地緩解了工作速度和功耗之間的矛盾。

1．3 優化功耗

從以上的分析可以看出，電路最大的功耗來自同步2／3分頻器，但無論是同步2／3分頻器還是異步分頻器鏈都必須采用D觸發器，因此設計好高速低功耗的D觸發器是影響整個分頻器速度和功耗的關鍵。

圖3為常用的Yuan-Svensson型D觸發器(下降沿觸發)，這種電路采用動態CMOS技術，從左至右由一個N-C2MOS級，一個P- PrechargeCMOS級和一個P-C2MOS級組成。相對于傳統的靜態分頻器，它的各項性能已經有了明顯的改善，但是由于大多數MOS管既是前級的負載管又是后級的驅動管，每一級三個MOS管疊加帶來了大的RC延遲，所以就算減小其尺寸也不能提高速度。為此我們對圖3中的C2MOS電路進行改進，用鐘控偽PMOS反相器代替N-C2MOS，這樣MOS管的數目、負載電容都有減小。同樣用鐘控偽NMOS反相器代替PC2MOS，構成圖4所示的動態有比鎖存器，當時鐘信號為低(高)電平時鎖存器工作在求值(保持)模式，與Yuan-Svensson結構的D觸發器相比具有更低的RC，因此減小了功耗和傳輸延遲。

需要注意的是，當圖4的鎖存器工作在求值模式時(CLK為低電平)，如果此時輸入信號D由高電平向低電平變化，則輸出Q的狀態發生翻轉，導致誤操作。于是需要在鎖存器的輸入端加上一級時鐘偽PMOS，如圖5，以防止圖4所示的鎖存器工作在求值模式時輸入端D電壓發生由高到低的翻轉，保證鎖存器的輸出在單個周期僅可以改變一次。圖5即為本文采用的負邊沿觸發的動態D觸發器，相比于圖3所示的YuanSvensson D觸發器，動態D觸發器的晶體管數目減少了三個，增強了時鐘的驅動能力，不僅提高了電路的工作頻率，而且大大降低了功耗。同時將“與 ”門集成到DFF中去，如圖6所示。仿真結果表明這種集成“與”門的D觸發器工作速度有一定提高，同時也降低了電路的功耗。在同步2／3分頻器中，DFFl采用的是不帶“與”門的D觸發器，DFF2采用帶“與”門的觸發器。

1．4 異步除2分頻器

經過同步2／3分頻器分頻后，信號的頻率已經降低。由于方波驅動較長分頻鏈時，可能引起模塊內部某點的高電平陷落，從而造成整個電路的邏輯混亂。由于同步分頻器中D觸發器的NQ端輸出的高電平不穩定，可以通過在Q端添加緩沖器予以解決。仿真結果表明，用該觸發器組成的異步鏈可在速度、頻率和功耗間達到很好的折衷。

2 電路的調試與仿真

調試時，首先要確定P1管與Nl管的寬長比(W／L)以保證時鐘為高電平時，圖4所示的鎖存器N2管總保持在關斷狀態，電路處于保持模式，因而輸出 O點的電壓保持不變。當時鐘從高變為低時，鎖存器進入求值模式，此時如果輸入D為低電平，這時N2管和P2管都導通，要求P2管的上拉能力比N2的下拉能力弱，以保證Q點輸出VOLQ比下一級門電路的輸入電壓VIL低，即輸出在低電平范圍內。

采用TSMC90nm CMOS工藝，電源電壓1．2V，使用Mentor公司的Eldo軟件對本設計進行仿真，仿真結果顯示，輸入頻率為5．8GHzH寸，電路功耗僅為O．8mW。

3 結論

對于一個雙模前置分頻器來說，工作的速度(輸入信號的頻率)和功耗是其性能最重要的兩個參數，本文采用動態有比D觸發器的結構，相比于傳統的 Yuan-SvenssonTSPC D觸發器，MOS管的數目減少了3個，這個對于VLSI來說將大大提高了其集成度，因此有著更好的工作頻率和更低的功耗。并在此基礎上設計了一個前置分頻器。完全覆蓋了WLAN IEEE802．11a通信標準的所有頻段。采用TSMC90nmCMOS工藝，電源電壓1．2V，運用Mentor公司的Elod軟件對本設計進行仿真，電路工作在5．8GHz時功耗僅為0．8mW。電路最高工作頻率可達到6．25GHz。