? 瑞薩科技(Renesas Technology)宣布開發(fā)符合PCI Express Base Specification Revision 2.0 (PCI Express 2.0)高速串行接口標(biāo)準(zhǔn)之邏輯層與實(shí)體層之IP。整合此IP的LSI將能輕易地與其它支持PCI Express 2.0標(biāo)準(zhǔn)之裝置連接，使開發(fā)人員能夠開發(fā)具備高階繪圖處理能力的系統(tǒng)。
?
? PCI Express是利用差動(dòng)訊號(hào)運(yùn)作的高速串行接口，最新的Rev 2.0最高傳輸速率可達(dá)5.0Gbps，為原有Rev. 1.1 (2.5Gbps)的兩倍，可實(shí)現(xiàn)每信道每秒500MB的高速傳輸速率。除了開發(fā)并且在產(chǎn)品中采用支持Rev. 1.1的IP，瑞薩科技現(xiàn)更以65奈米制程實(shí)現(xiàn)支持Rev. 2.0的新IP，開發(fā)人員現(xiàn)可運(yùn)用已整合此認(rèn)證IP的微處理器或SoC產(chǎn)品，建立可快速傳輸大量資料的高速系統(tǒng)。
? 這項(xiàng)新IP具備在作業(yè)時(shí)動(dòng)態(tài)切換傳輸速率的upconfiguration功能，此功能由PCI Express 2.0標(biāo)準(zhǔn)制訂，可在需要高速數(shù)據(jù)傳輸時(shí)，多個(gè)信道皆以各自的最高傳輸速度5.0Gbps運(yùn)作。而當(dāng)傳輸量降低時(shí)，將以降低耗電量為優(yōu)先，僅有一個(gè)信道以最高傳輸速率的一半2.5Gbps運(yùn)作。
? 相較于瑞薩科技原有支持Rev. 1.1的IP，新IP每1Gbps最多可降低50%的耗電量。因此，結(jié)合現(xiàn)有的電源管理功能與新的upconfiguration功能，將可大幅降低整體系統(tǒng)的耗電量。
? 客戶將這項(xiàng)新IP整合至MCU或SoC等產(chǎn)品時(shí)，可選擇適合其目標(biāo)系統(tǒng)的功能選項(xiàng)。主要的功能選項(xiàng)將包括裝置屬性(選擇root port/endpoint)、最大payload size、虛擬信道數(shù)量、功能數(shù)量、芯片暫存區(qū)大小及信道數(shù)量。此外，藉由適當(dāng)?shù)亟Y(jié)合上述選項(xiàng)，客戶將可實(shí)現(xiàn)適用于所開發(fā)系統(tǒng)之LSI。
? 瑞薩科技計(jì)劃于2009年推出第一款整合新IP的產(chǎn)品，適用于繪圖及儲(chǔ)存等需要傳輸大量資料的系統(tǒng)。該公司并計(jì)劃將此IP運(yùn)用于比65奈米更精密的制程，并針對(duì)關(guān)鍵應(yīng)用提供更先進(jìn)的功能，例如增加信道數(shù)量。