在數(shù)據(jù)處理中為了更好地對(duì)被測(cè)對(duì)象進(jìn)行處理和分析，研究人員們把重點(diǎn)更多的放在高速、高精度、高存儲(chǔ)深度的數(shù)據(jù)采集系統(tǒng)的研究上

       由于A／D芯片及高性能的FPGA的出現(xiàn)，已經(jīng)可以實(shí)現(xiàn)高速高精度的數(shù)據(jù)處理，則進(jìn)行大批量高存儲(chǔ)深度的數(shù)據(jù)處理成為當(dāng)前要解決的主要問(wèn)題

        l 常用存儲(chǔ)器的比較

        現(xiàn)在用于數(shù)據(jù)采集系統(tǒng)的存儲(chǔ)器常見(jiàn)的有先進(jìn)先出存儲(chǔ)器(FIFO)、靜態(tài)RAM和SDRAM等FIFO由于容量和速度的限制，不是實(shí)現(xiàn)大容量存儲(chǔ)的首選目前，最為常見(jiàn)的存儲(chǔ)器就是靜態(tài)存儲(chǔ)器(SRAM)，靜態(tài)存儲(chǔ)器有控制簡(jiǎn)單、功耗低的優(yōu)點(diǎn)當(dāng)前大容量的SRAM可以達(dá)4 MB，存儲(chǔ)時(shí)鐘速率250 MHz

        如果要實(shí)現(xiàn)單通道32 M的存儲(chǔ)深度和200 M的數(shù)據(jù)傳輸速度，就要由8×1片SRAM拼合起來(lái)才能實(shí)現(xiàn)但由于每片SRAM都要有獨(dú)立的地址對(duì)應(yīng)存儲(chǔ)的數(shù)據(jù)，這對(duì)設(shè)計(jì)者進(jìn)行制版和布線都是一個(gè)極大的挑戰(zhàn)與靜態(tài)存儲(chǔ)器相比，單數(shù)據(jù)率動(dòng)態(tài)存儲(chǔ)器(SDR SDRAM)具有存儲(chǔ)密度高、速度快等特點(diǎn)，數(shù)據(jù)線位寬可最大可以達(dá)到64 b，很適合于高速采樣系統(tǒng)標(biāo)準(zhǔn)的SDR SDRAM可以達(dá)到的時(shí)鐘頻率達(dá)100 MHz以上，如果要滿足系統(tǒng)存儲(chǔ)速率的要求則至少需要有2×12 b的數(shù)據(jù)位寬，而目前并沒(méi)有64 b或32 b的SDRSDRAM，則需要使用多片拼合這樣，對(duì)應(yīng)于一個(gè)通道的存儲(chǔ)就至少需要有2片12 b的動(dòng)態(tài)存儲(chǔ)器才能滿足存儲(chǔ)的需要，顯然成本比較高

       雙速率同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(DDR)，是在SDRAM存儲(chǔ)技術(shù)上發(fā)展而來(lái)的一種新型存儲(chǔ)器件，在計(jì)算機(jī)行業(yè)得到了廣泛的應(yīng)用其特點(diǎn)是采用了雙倍速率結(jié)構(gòu)實(shí)現(xiàn)高速操作，其在同一時(shí)間內(nèi)傳輸?shù)臄?shù)據(jù)量是SDRSDRAM的2倍，最大傳送數(shù)據(jù)的時(shí)鐘速率可達(dá)400 MHz，而存儲(chǔ)一個(gè)通道的數(shù)據(jù)只需要1片16 b的DDR，并且單位存儲(chǔ)成本和SDR SDRAM相比并沒(méi)有提高因而，對(duì)于高速數(shù)據(jù)采集系統(tǒng)，無(wú)論從成本還是性能方面考慮，采用DDR作為系統(tǒng)的存儲(chǔ)器件是合適的但DDR卻帶來(lái)了相對(duì)復(fù)雜的控制工作，不僅需要與SDRSDRAM一樣進(jìn)行定時(shí)刷新，而且較SDRAM增加了新的控制信號(hào)和使用了新的電平標(biāo)準(zhǔn)

       2 DDR的基本工作原理

        所謂DDR的雙倍速率結(jié)構(gòu)，即在數(shù)據(jù)隨路時(shí)鐘的上升沿和下升沿各發(fā)送一次數(shù)據(jù)，這樣在一個(gè)時(shí)鐘周期內(nèi)可完成雙倍速率的數(shù)據(jù)傳輸由于DDR的控制邏輯比較復(fù)雜，這里只對(duì)其"寫模式"下的工作原理進(jìn)行介紹，如圖1所示