電子領域的工程人員，特別是汽車電子領域，必然將比以往遇到更多的有關EMC的問題。自無線電發明以來，無線電干擾現象幾乎一直伴隨其左右，在早期就催生了各種噪聲抑制定義指引。EMC的另一部分——抗失真能力，卻僅在約50年前才開始受到關注。無線電干擾不僅很討厭，有時還可能帶來嚴重后果。譬如，若汽車行駛到電視塔附近，就可能造成ABS或安全氣囊出現故障。不只是車載電子控制單元的數量在增加，車內常用電子設備的數量也節節攀升，比如手機、便攜式導航設備、無線耳機，而這些設備都可能帶來干擾。更麻煩的是，這類設備越來越多地涌向市場，它們工作頻率也越來越高。更高頻率意味著較小的結構，也就可能相當于一根天線，即使對于小耦合電容，也需要考慮到交叉耦合的問題。因此，過去數十年中，業內越來越迫切地需要定義一定的規則。
現在，所有的汽車制造商都清楚了解EMC測試是汽車電子產品開發的重要組成部分，并且充分認識到EMC問題發現得越晚，付出的代價就越大。這就是在車內部署之前他們不僅需要進行汽車內部的終測 (final test)，還一定要求電子控制單元(ECU)測試，甚至依賴設計中所用集成電路的測試結果的原因。針對有害的電磁輻射以及電磁失真敏感度，全球已開發出了大量測試方法，同時涵蓋了所有的集成度。過去10年中，各個標準化委員會均在IC級上投入了大量時間。作為一家半導體制造商，愛特梅爾所面對的主要是IC級和ECU級測試。不幸的是，目前不僅存在數目相當龐大的不同標準(對測試專業人員而言，也許并非好事)，而且，許多OEM運用這些標準的方式也有所差異。
輻射與敏感度測試主要分為兩大類：輻射測量，涉及天線、耦合鉗位、磁極或電極、帶狀線或TEM箱；利用某些端口的電耦合而進行的測量，測量或注入RF信號。
半導體公司主要處理IC級的測試，不過有些應用，比如汽車網絡系統，還需要驗證所使用的IC，如集成式總線線路收發器是否通過了某些模塊級測試。“典型”的IC級EMC測試按照預先定義好的頻率步長、駐留時間(dwell times)、測量帶寬和檢測器類型以及測量抗擾性，利用振幅已定義的未調制或AM調制RF信號來測量不同頻段的輻射，同時頻率以已定的步長變化。這些測試都遵循國際集成電路電磁輻射測試標準IEC 61967和集成電路電磁抗擾性標準IEC 62132。現在這些標準已補充有針對脈沖測量的新標準。
在PCB上，大部分IC級端口都設計為內部連接，僅有少數端口，比如電源引腳、總線線路或天線引腳，是外部連接的。雖然對本地端口(內部端口)EMC要求不那么嚴格，可對全局端口(外部端口)EMC要求卻非常關鍵，因為其附帶的電纜長度會增加不同線路之間的交叉耦合，或者是表現為RF信號無用天線。當然，有少數端口，比如總線線路端口，雖然從定義上看是外部端口，但大多數情況下是由應用來決定它們是作為本地端口還是全局端口。
幸運的是，穩健設計的電路與電路板版圖不僅能夠確保裝配工作的更順利和更可靠，而且大多數情況下還有助于獲得所需的電磁輻射和抗擾性能。那么，如何才能實現穩健的電路設計呢？當然有一些通用規則可幫助提高電路的EMC性能：
• 需要慎重考慮開發應用實際需要什么樣的時鐘頻率。應該選擇盡可能低的時鐘頻率，因為這是減小電磁輻射的首要措施。
• 高阻抗端口易受RF干擾的影響；因此，應該在可接受范圍內采用盡可能小的阻抗，或者是為RF干擾提供一條到GND的路徑。如果集成電路上某些GND引腳與特定的VCC引腳或端口有關，則在放置去耦電容時應該考慮到這一點。需要特別注意ECU的外部連接端口——如可能，應計劃對GND和串聯電阻采用去耦電容，電阻一般在10 到100Ω范圍，若阻值過高，會形成一個有效的濾波器，且導致DC信號的電壓降更大。如果特殊端口的輻射成問題，電阻的一端連接端口，另一端連接電容。要保護端口免受RF干擾，則應該反過來安排元件。對于10MHz以上的頻率，使用鐵氧體磁珠可能比僅使用小電阻更有效，而且前者還有一個優點，即DC阻抗可忽略不計，這意味著電路不會產生電壓降。
• 需注意的是，在較高頻率下，電容器的作用不僅限于電容，它還包含一些固有的內建寄生成分，比如串聯電感和電阻(被稱為等效串聯阻抗(equivalent series resistance, ESR))，這里只例舉了會帶來負面影響的最重要的元件。鑒于去耦電容的正確選擇與放置如此至關重要，下面將予以詳細討論。
• 此外，電阻也必需被視為更復雜的元件(主要依賴于結構類型及阻值)。幸運的是，對于典型的小阻值薄膜電阻，在用于構成EMC濾波器時，在1GHz以下頻率，它對寄生元件的影響都基本上是微不足道的。
• 在開發PCB版圖時，不同電路模塊的布局方法如下：靈敏輸入的周圍應留足夠的空間給大振幅和/或高頻的開關信號，因為這些信號可能產生干擾。板上并行走線會在這些走線上的信號之間造成充分的耦合，如果不想要這類耦合，可在走線之間插入一定的GND區域；倘若這些走線在不同層面相互交叉，讓它們垂直相交，以使耦合面積最小。使走線盡可能地短，尤其是那些快速傳輸RF或開關信號的走線。電路的關鍵部分，比如調諧器，可能需要屏蔽。應該考慮到電路產生的或暴露在其下的最高頻率，關鍵連接的走線長度需小于波長的1/10。有兩點必須謹記：首先，由于電路板材料的εr(對FR4，一般在4.5左右)，PCB上的波長λ變短；不過，因為微帶線的電場有一部分處于自由空間中，故有效εr將稍小一些。對于3GHz的頻率，公式為
于是，走線長度等于λ/10，約50mm。其次，電路的最高頻率由最大斜坡(slope)決定。所以，如果設計的某些部分工作在1MHz下，但斜坡為1ns，則PCB上的頻率至少500MHz。
• 差分信號的布線必須彼此靠近，兩條線路的走線長度相同。避免形成大回路，并且記住返回電流的路徑。回路的面積越大，敏感性越高，頻率越低，可能對電路造成影響。這個規律對輻射也同樣有效——構成RF電流流經回路的任何走線都相當于一個回路天線。
• 接地層應該盡可能穩健地設計，最好使用帶專用于GND層和電源層的多層PCB。一般來說，信號層位于PCB的頂部和底部，GND/電源層在內層。使信號層與鄰近GND/電源層之間的距離保持最小是很有利的。這么做，即使對很薄的連接，也有助于獲得比較低的走線阻抗。GND層上應避免凹槽，以防形成有害的開槽天線(slot antenna)。此外，還應避免形成小“島”，不同的GND區域必需通過足夠數目的通孔連接起來(對大多數設計而言，每3mm到5mm一個通孔已足夠)。
• 在開發電路板時，各層間的跳線應盡可能減少。每一個通孔，尤其是從頂層到底層的“長”通孔，都包含一定的電感，根據經驗，其在0.5nH 到 1nH范圍。去耦電容的GND連接需要特別注意。愛特梅爾強烈推薦在靠近每個電容處放置幾個并聯通孔。
電容器的等效電路模型
最簡單的電容器等效電路模型只包含一個額定電容器、一個等效串聯電阻(ESR)和一個寄生串聯電感的串聯。其中，ESR決定電容器的串聯諧振所能達到的最低阻抗。在這個串聯諧振頻率點之上，電容器的阻抗隨頻率上升，電容器表現為電感的特性。較為復雜的模型還包含圖1中灰線連接的元件Cp 和 Rp。這時經過修改的等效電路顯示出Cp、 Rp將與電容器、ESR及寄生電感的整個串聯進行并聯，這僅僅是一個變換各個固有元件的值的問題。寄生電感與Cp形成一個并聯諧振電路，其常常被忽略，因為典型SMD陶瓷電容器的這種并聯諧振只在數GHz頻率下才出現。
圖1 電容的等效電路
圖2 電阻的等效電路
電容器的串聯諧振頻率取決于電容器的類型(電解電容器、箔電容器、陶瓷電容器)、機械尺寸(軸向、半徑、SMD、尺寸大小)，當然還有電容值。對于陶瓷類型，電容越高，串聯諧振頻率越低。因此，在用作去耦目的時最好不要只采用單個電容器，而應同時使用兩個或數個電容以實現寬帶去耦。例如，對于較低頻率，常常推薦選配10nF的電容；對于較高頻率，則選配100pF電容。下面將分析這樣做是否可取。一個非常基本的線性RF仿真工具就足以演示之；對此甚至還有專門的免費軟件工具。許多陶瓷電容器制造商都提供有產品的S參數文件，建議使用這些數據。圖3所示為從50Ω的走線到GND并聯放置上述兩個電容器時，電容的衰減情況。
這看起來頗能夠讓人接受。對20MHz與遠大于1GHz之間的頻率，可獲得至少30dB的衰減。如果采用大于50Ω的參考阻抗，結果會更好。在比較理想的情況下，可以到此為止了。但其實不然。在實際中，電容器不可能與GND，或者與走線或焊點完美連接，需要去耦。PCB上的每一個走線的行為都相當于一條傳輸線，其阻抗主要取決于走線寬度、PCB的厚度，在使用多層PCB的情況下，還與信號層和GND層之間的距離、其到相鄰GND區域的距離以及PCB材料的介電常數εr有關。針對這一問題，有一些專門的書籍和免費計算工具可作為指南。若走線寬度為0.2mm，GND 區域與走線的距離 >0.5mm，且εr= 4.7，對于兩層板(1.6mm標準厚度)，阻抗將遠大于100Ω，對于信號層和GND層之間距離為150µm的多層板，阻抗近50Ω。
圖3 兩個容值分別為10nF 和 100pF的陶瓷電容器并聯在50Ω系統中的衰減
圖4 2個10nF 和 100pF的陶瓷電容并聯在連接走線包含寄生成分的50Ω系統中時的衰減
紅色：電容間及與其GND通孔間距離為10mm，每個電容一個GND通孔，走線寬度為0.2mm，頂層到GND層的板厚度為1.6mm。
綠色：優化結果，電容間距離為5mm，電容與其GND通孔之間距離為1mm，每個電容兩個GND通孔，走線寬度為0.2mm，頂層到內部GND層的板厚度為0.15mm。
觀察圖4中的紅色曲線，可明顯看到其與前面的圖不一樣。圖4顯示了若電路板布局不夠好，去耦性能會如何變化。對紅色曲線，假設如下：標準兩層PCB，電容器之間及與其GND通孔間的距離為10mm，且每個電容僅一個GND通孔。現在，在130MHz附近存在一個非常有害的諧振，衰減僅6dB。圖4中的綠線表示經改進后的電路板版圖的性能：現在采用多層板，兩個電容彼此更接近，且每一個電容有兩個GND通孔，距離各自的電容器僅1mm。結果獲得的去耦性能有大幅度提高，但似乎仍有進一步改進的空間。
從這個例子我們學到：首先，去耦電容必需盡量彼此靠近，并盡量靠近需要去耦的元件。其次，采用GND層就在信號層之下的多層PCB很有幫助。另外，在選擇電容之前，最好利用“真實的”電容做一些仿真，而不是憑直覺和經驗進行嘗試。在創新性的版圖設計中，甚至只需一組集中式電容即可對較大區域進行去耦——然而，不應該在全面仿真之前就貿然行事。
如本文所述，汽車制造商開始認識到，EMC問題發現得越晚，成本就越高。工程師在自己的開發工作中，可以從這種認識里大獲裨益。若在設計電路時就考慮到EMC的行為，那么在EMC鑒定測試期間，就一定可以避免許多麻煩事的發生。說了這么多，如果即使測試之前進行了仔細的演練，設計還是沒有通過EMC測試的話，需要做些什么呢？換言之，萬一缺乏項目中EMC評估所需的足夠的時間、預算或經驗，可以做些什么來改善事態呢？
答案是：并沒有標準流程可供參考。如果存在輻射問題，不妨采用場探針來檢測電路上的任何可能“熱點”。或者，若速度夠快，可把短隔離線連接到PCB上的某些“可疑”點，重新執行某個失敗了的輻射測量。如果找出一個問題點，激勵數目將增加，立即會在已連接的接收儀器上明顯地反映出來。如果設計在敏感性方面的性能很差，就必須考慮到電路的哪些部分會受到影響(這可能常常是由抗擾性測量期間出現的故障所致)，而且耦合路徑必須確定。一旦查明電路的問題部分，可采用上述技巧來提高EMC性能。在這一點上，一個關鍵考慮事項是有效去耦需要一個可靠的GND區域。如果缺乏，重新設計電路板可能還更容易一些；若在實驗室，則可以增加一些銅片來便于更深入的優化測量。
希望本文已闡釋清楚，關于EMC，根本沒有任何不可捉摸的事情，它就屬于應用物理學范疇。然而，無疑地，即使使用了非常精密復雜的電磁仿真工具，我們關于耦合機制尤其是其參數的知識，也往往是不準確的，有時是不完整的。因此，在工藝方面，總是存在一些不可預估的東西(或不確定性)。而在這一專業學科里，這些不可預估性也是我們每天都會遇到的挑戰。
