0 引言

隨著3G移動通信技術在全球越來越多的國家進入商用階段，作為中國擁有自主知識產權的國際移動通信標準卻舉步維艱，其中一個很重要的原因就是TD-SCDMA(時分同步碼分多址)的移動終端產品成為其正式商業化進程中的一大瓶頸，這其中TD-SCDMA終端射頻芯片更成為制約其快速商業化的瓶頸之一。

在射頻CMOS電路中，鎖相環(PLL)是重要的組成模塊之一，主要是通過頻率合成，產生本振信號。用于TD-SCDMA的PLL模塊需要更寬的頻率范圍和多種頻率本振信號。因此更需要在通過小數分頻等多種方式實現低功耗情況下，更快的鎖頻功能。雙模分頻器(Prescaler)工作在電路較高頻率，功耗也較大，研究和開發雙模分頻器對于降低整片功耗，提升PLL性能有著重要意義。

1 TD-SCDMA標準特點及關鍵技術

TD-SCDMA技術靈活地綜合了FDMA、TDMA和CDMA等基本多址接入技術。由于該標準的提出比其他標準晚，所以吸納了移動通信領域最先進的技術，技術兼容性強，后發優勢明顯。

其主要特點包括：頻譜利用率較高；支持多載頻技術；呼吸效應不明顯；組網靈活、頻譜資源豐富；易與GSM網絡兼容；靈活提供數據業務。

在無線接口技術上主要包括以下關鍵技術：動態信道分配；智能天線技術；接力切換技術和聯合檢測技術。

將我國3G公眾移動通信系統主要工作頻段規劃為時分雙工(TDD)方式，即1880～1920MHz、2010～2025MHz；補充工作頻率為時分雙工(TDD)方式，2300～2400MHz。

因為3G公眾移動通信系統中TDD方式僅有我國的TD—SCDMA，根據上述規定，產業界為方便表達，稱1880～1920MHz為A頻段，2010～2025MHz為B頻段，2300～2400MHz為C頻段。目前主要頻段選取B頻段，A頻段將在小靈通全面退市后逐步采用。

2 TD—SCDMA收發信機結構

TD—SCDMA系統頻率范圍為2010～2025MHz，帶寬為20MHz。在一般的收發信機中，信道之間的干擾可以通過高質量的射頻濾波器抑制，同時TD—SCDMA與其他兩個制式的干擾需要在設計中考慮。

TD-SCDMA系統采用如圖1所示的零中頻結構接收機。射頻接收信號經過濾波器、低噪放，與兩路正交本振信號混頻，產生同相、正交兩路基帶信號。由于沒有中頻，本振信號與射頻接收信號頻率一致，混頻后直接產生基帶信號，在基帶信號中通過低通濾波器和放大器進行信道選擇和信號放大。

零中頻結構的優點在于不需要中頻而變得簡單，由于本振信號頻率與射頻接收信號相同，不存在鏡像干擾，不需要片外高Q值帶通濾波器，也使集成度更高，更適合TD設計需要。同時電路簡化和外部器件刪除也使功耗降低，干擾和故障點變少。缺點在于直流偏差、本振泄漏、偶次失真、閃爍噪聲、I/Q失配等問題，使用零中頻結構首先要解決好這些問題。但是總的來說，零中頻結構簡化了電路，更適于片上設計，具有一定優勢。

發射機與接收機結構相反，也采用零中頻方式，在此不再贅述。

3 鎖相環頻率綜合器結構介紹

TD-SCDMA系統通過PLL式頻率綜合器產生本振信號。由圖可見，該頻率綜合器主要包括鑒相器、電荷泵、低通濾波器、VCO，在反饋回路上包括多模分頻器和Delta-Sigma調制器。其中多模分頻器和Delta-Sigma調制器是我們的設計重點。

如圖3所示，首先VCO輸出信號進入一個固定二分頻電路，這個固定二分頻電路也是工作頻率最高、功率最大的模塊，它的設計將采用CML結構下，基于注入鎖定振蕩原理完成，盡可能實現低功耗和低噪聲。之后是一個模8/9的分頻器，其中采用相位轉換結構減少功率損耗，提升轉換速度。P分頻模塊為一個11分頻固定分頻器。S分頻由Delta-Sigma調制器控制，實現小數分頻。根據結構框圖可以計算出輸出頻率fVCO -out與輸入頻率，fref的關系為：

由于輸出頻率范圍為2010～2025MHz，參考頻率10.8MHz，所以可以得出s分頻范圍在5.056～5.750。

4 電路級設計

4.1 高速二分頻器

如圖4所示，由于分頻器工作頻段在2010～2025MHz，所以高速固定二分頻器工作頻率在2GHz左右，通過分頻，頻率降低一半。實現形式，基于注入鎖定理論，結構采用主從D觸發器結構，通過負反饋結構形成環路振蕩結構。

電路級結構，如圖5所示。

由圖5可見，主鎖存器承擔了混頻器功能，包括M9、M1和M2，其中M1M2為本振口，M9為參考信號口。實際設計中通過電路參數調整，將電路自由振蕩頻率w0=clk/2。通過尾電流及電阻調節w0?；谧⑷腈i定的固定二分頻器輸入輸出波形如圖6所示。

4.2 相位轉換模塊

如圖7所示，相位轉換控制模塊不再采用電平控制模式，采用Pn+1信號控制相位開關模塊，即通過使用在切換目標信號的上升沿觸發切換，避免了毛刺現象。

正常的分頻為4分頻，當K=1時，分頻數為4+K，即為5分頻。

4.3 異步分頻鏈

異步分頻由兩個除2的分頻器組成，每個二分頻器為主從D觸發器，電路采用CMI結構。電路為串接而成，工作頻率相對較低。

4.4 輸出Buffer

輸出Buffer主要起到放大成方波和整形作用，保證輸出信號能夠當作完整的本振信號使用。

4.5 小數分頻模塊

根據對小數分頻器Delta-Sigma調制器結構的分析，綜合考慮系統穩定性、噪聲調制效果、帶外噪聲平滑、頻率分辨率及設計難度和電路面積，主要為了保證穩定，選用MASH型結構Delta-Sigma調制器。

控制小數分頻，實際分頻比均值4.4375。

5 總結

前置分頻器是PLL中重要的部分。本文在研究和分析國內外3G系統結構基礎上，選定零中頻結構收發信機中本振PLL反饋回路上分頻模塊作為研究對象，實現射頻模式下準確小數級分頻。