l 前言
隨著電子技術的快速發展，對通信系統功能的要求不斷提高。基于同樣的硬件環境，由軟件來完成不同的通信功能的方式趨于成熟，通過改變程序可以很靈活地更改通信系統的功能和性能。于是，可編程高速器件如DSP，ARM等成了現代數據通信系統的主要角色。數字調制是用載波信號的某些離散狀態來表征所傳送的信息，然后在接收端對載波信號的離散調制參量進行檢測。
四相相移鍵控(QPSK)方式已經在數字調制技術中占有越來越重要的地位，該調制方式廣泛應用于衛星通信、電纜調制解調、視頻會議系統、蜂窩電話和其他數字通信等領域。它具有適中的頻譜利用率，很低的比特錯誤率。由于高速數字信號處理器(如TI公司TMS320系列)的廣泛應用，為數字方式實現調制解調器提供了有利的條件，同時省去了大量的硬件電路，如環型濾波器，VCO等。在DSP技術的支持下很容易實現。
2 QPSK的基本原理與算法
2．1 絕對正交相移鍵控(QPSK)
在絕對相移鍵控方式中，表達式為：
式中I(t)是同相支路信號，Q(t)是正交支路信號。
圖1給出實現QPSK調制的原理。輸入的二進制數字信號經過串并轉換電路分為兩路速率減半的雙極性信號：同相信號I(t)和正交信號Q(t)，經低通濾波成形后分別與相互正交的兩路載波信號相乘，然后相加即可得到QPSK信號，也可以采用相位選擇法來實現QPSK信號，輸入的二進制數字信號經串／并轉換后，成為雙比特碼元，而載波發生器產生4種不同相位的載波波形，根據雙比特碼元的不同組合．每個比特周期從4種不同相位的載波中選擇一種輸出，然后經帶通濾波器濾除帶外干擾信號，就得到QPSK信號，這種方式適用于載波頻率較高的場合。
設原始數據流為dk(t)=d0d2d2…，取雙極性脈沖序列。其值為+1或一1，分別代表O或1，dk(t)經數據分離器分成奇偶兩路，dI(t)=d0d2d4…和dQ(t)=d1d3d5…，每路的碼元寬度擴展為2T。其中，奇數路數據d0(t)經過時延送入O信道，對載波sinωct進行二相調制；偶數路數據dI(t)送入I信道，對載波cosωct進行二相調制。然后2個信號相加得到四相信號。碼元轉換時，QPSK信號的相位可能產生90°的跳變，也可能產生180°的跳變，前者發生在2個信道的一路數據改變極性時，后者發生在2個信道的數據同時改變極性時。
2．2 偏移正交相移鍵控(OQPSK)
在絕對相移鍵控(QPSK)的調制中，輸入的二進制信號經過串并轉換后得到的I，Q兩路數據是相互對齊的，當輸入的數據由00變為11或由Ol跳變為10，即I，Q兩路數據同時出現跳變時，輸出調制信號的相位會出現π的跳變，其相位變化關系由圖2(b)給出，信號在經過限帶后有可能出現包絡為0的現象，從而使頻譜擴展，會對相鄰信號產生干擾。另外在傳統的鎖相環恢復電路中，可能造成本地載波的相位模糊，使解調后的信號出現錯誤，還要采取措施消除相位模糊，所以實際應用中較少使用絕對相移鍵控。在第二代的窄帶CDMA(IS一95)系統中，下行鏈路采用QPSK方式，上行鏈路采用OQPSK方式。
圖3給出0QPSK的調制原理。在OQPSK調制中，輸入的數據先做串／并轉換，分成I、Q兩路，然后對Q支路的數據延時半個碼元周期，后面和QPSK方式一樣。這樣每個碼元周期內I、Q兩路信號中只可能有一路發生變化，調制后信號的相位跳變不會出現π相位跳變。
3 硬件系統設計
3．1 硬件組成
(1)核心板核心板主要由一塊DSP組成，采用TI公司的TMS320VC5416。該器件采用增強型哈佛結構，片內共有8條總線(1條程序總線、3條數據總線和4條地址總線)，具有功耗小，高度并行等優點；片內有128 K字節的ROM，16 K字節的DARAM，3個多通道緩沖串口(McBSPs)，加強型的8/16位并行主機接口(HPI)，16位可編程定時器，支持外部總線到內部存儲器的DMA操作。該器件外圍輸入輸出電平為3．3 V，內核電壓為1．8 V。
(2)電源部分 穩壓電源電路采用5 V直流供電，通過AMSll7電源轉換器分別轉換成3.3 V和1．8 V。因存在模擬和數字2種信號，同時需要模擬和數字供電，系統中利用2個10μH的電感將這2種電源分離，以免產生相互干擾。
(3)MCU部分 MCU采用STC公司的89LE58RD，其供電電壓為3.3 V，具有32個I／O引腳，20 K字節的片內ROM，256字節片內RAM。89LE58RD通過異步串口與PC機相連，其輸入輸出電平為TTL標準，通信線路上的數據信號采用RS一232C電平標準。系統采用MAX202進行電平標準轉換。
(4)A/D，D／A轉換采用D／A和A/D轉換器，該模塊選用了ADI公司的AD7303，它是一個8位雙通道電壓輸出D／A轉換器，最高工作時鐘為30 MHz。AD7303內部有1個16位的移位寄存器、2個輸入寄存器和2個D／A轉換寄存器。16位移位寄存器的低8位(DB0～DB7)用來存儲待轉換的數字量，高8位(DB8～DBl5)是控制碼，通過控制碼選擇通道和不同的數據裝載方式，通過控制位LDC、A／B、CRl和CR0設置為兩路輸出方式。AD7303采用SPI方式與。DSP的多路緩沖串口(McBSP)相接。
(5)SRAM 靜態存儲SRAM采用IS6lLV25616，其速度為10 ns，存儲空間為256 K字節，供電電壓為3.3 V。
3．2 實現方案
圖4給出調制實驗系統總體設汁框圖。PC機為通信終端；單片機用來控制數據收發；DSP運行QPSK等相關算法；SRAM用來存儲算法及相關數據。當系統重新加電時，自動把程序及相關數據導入到DSP中。PC機通過異步串口連接單片機，利用串口調試軟件如“串口調試助手”，即可與單片機交換數據。單片機一方面與PC機交換數據，另一方面則直接通過HPI接口從DSP內存中讀寫數據。這樣DSP與PC機通信不需花費時間，大大節省了DSP的資源。DSP利用多通道緩沖串行口McBSP發送數據給D／A轉換器，以便在模擬線路上進行傳輸。
4 QPSK的設計與實現
QPSK信號可看成是2個BPSK信號之和，它有4種不同的初始相位。首先在DSP中產生1個正弦波，然后從已經存入存儲器的數據中每次讀出2位二進制信息，串并轉換輸入的二進制信息，把偶數位信息放人數組I(同相支路)中，奇數位信息放入數組Q(正交支路)中，把產生的I、Q兩路的一部分PN碼片分別存儲于DSP內部存儲器，經過串/并轉換后的二進制信息與存儲器中的I、Q兩路的。PN碼片分別進行模2加運算，實現短碼擴頻，短碼擴頻后省去了低通濾波器，可直接正交調制，設計中采用了選相的方式，即根據擴頻后的I、Q兩路的信息進行選相。選相時I、Q的組合采用格雷編碼方式，當I=0、Q=0時選擇初始相位0；當I=0、Q=1時選擇初始相位π/2；當I=l、Q=1時選擇初始相位π；當I=1、Q=0時選擇初始相位3π／2。為保證每個碼元都能有完整的波形輸出，存儲的正弦波為兩個周期。1個周期有64個點，初始相位為0，相當于從第16個點開始連續讀1個周期正弦波。圖5是QPSK調制流程圖，圖6是調制后的QPSK信號波形圖，是在CCS仿真軟件中看到的波形圖。圖6中的縱坐標為幅度值，單位為mV；橫坐標為時間軸，單位為μs。
5 結語
實驗證明，基帶數字調制算法QPSK系統達到了設計要求，且能提供較高性能。但因缺少射頻模塊及天線，該平臺不能在無線信道上調試和實驗，這是下一步研究目標。