《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 業(yè)界動態(tài) > SDH中E1接口數(shù)字分接復(fù)用器的VHDL設(shè)計及FPGA實現(xiàn)

SDH中E1接口數(shù)字分接復(fù)用器的VHDL設(shè)計及FPGA實現(xiàn)

2009-03-17
作者:劉 宇 陳文藝

  摘? 要: 介紹了SDH系統(tǒng)中的接口電路——數(shù)字分接復(fù)用器的VHDL設(shè)計及FPGA實現(xiàn)。該分接復(fù)用器電路用純數(shù)字同步方式實現(xiàn),可完成SDH系統(tǒng)接口電路中7路(可擴展為N路)E1數(shù)據(jù)流的分接和復(fù)用。該設(shè)計顯示了用高級硬件描述語言VHDL及狀態(tài)轉(zhuǎn)移圖作為輸入法的新型電路設(shè)計方法的優(yōu)越性。

  關(guān)鍵詞: 分接復(fù)用器? 狀態(tài)轉(zhuǎn)移圖? VHDL? FPGA

?

  為擴大數(shù)字通信系統(tǒng)的傳輸容量,信道上的信號都是在發(fā)送端分接,在接收端復(fù)接。在通信接口電路中能完成這一功能的電路就叫作分接復(fù)用器。

  該分接復(fù)用器提供了標準的E1接口可供SDH系統(tǒng)方便使用。在點到點通信時,采用該分接復(fù)用器可以使系統(tǒng)速率提高到N(N為1、2、3等)倍E1速率以上。當用戶需求速率超過E1速率但又達不到34.368Mbps的VC-3速率時,一個好的方法就是采用E1分接復(fù)用器接口電路。比如以太網(wǎng)通信需要10Mbps的速率時,采用該分接復(fù)用器,取N=7就可實現(xiàn)通信要求。

  針對目前國內(nèi)SDH系統(tǒng)中還沒有一個專門的E1分接復(fù)用芯片,本文介紹一種用高級硬件描述語言VHDL 及狀態(tài)轉(zhuǎn)移圖完成該分接復(fù)用器的設(shè)計的新型設(shè)計方法及其FPGA實現(xiàn)。并給出了用Xilinx Foundation tools EDA軟件設(shè)計的電路仿真波形及Spartan XCS30XL完成FPGA實現(xiàn)的結(jié)果。

1 數(shù)字分接復(fù)用器結(jié)構(gòu)原理

  本數(shù)字分接復(fù)用器的功能是:在發(fā)送端把12Mbps經(jīng)過編碼的有幀結(jié)構(gòu)的Ethernet(以太網(wǎng))碼流分接為7路標準E1接口速率數(shù)據(jù)流,SDH設(shè)備再把這7路數(shù)據(jù)映射到155Mbps的速率上去并通過光纖傳輸?shù)较乱粋€SDH設(shè)備;在接收端由SDH設(shè)備從155Mbps的數(shù)據(jù)流中取出7路標準E1速率數(shù)據(jù)正確恢復(fù)為原來的12Mbps的Ethernet(以太網(wǎng))碼流。

  發(fā)送端12Mbps有幀結(jié)構(gòu)數(shù)據(jù)幀間由全1空閑碼填充。從數(shù)字分接復(fù)用器發(fā)送端輸出的7路E1數(shù)據(jù)由于傳輸處理過程中路由不同,必然會造成7 路E1數(shù)據(jù)在傳輸過程中的各路時延不一致,這就使得各路數(shù)據(jù)不同步。在設(shè)計中如何在接收端使得7路E1數(shù)據(jù)同步,從而正確恢復(fù)原發(fā)送端的12Mbps數(shù)據(jù)就成了一個難題。針對這一問題制定出了如下的解決方案。

1.1 數(shù)字分接器原理框圖及說明

  如圖1所示,把數(shù)字分接器從總體上劃分為:時鐘產(chǎn)生、幀頭/幀尾檢測、串并變換、固定插零、FIFO插入SYNC五個模塊。

在發(fā)送端,分接器的時鐘產(chǎn)生電路把14Mbps系統(tǒng)時鐘XCLK轉(zhuǎn)變?yōu)?2Mbps時鐘,用這一時鐘對端口來的12Mbps成幀數(shù)據(jù)DATAIN做幀頭(1100010001)/幀尾(1000000001)檢測,檢測出幀頭后再做串/并變換操作,這樣就初步完成了分接器的功能。但是,為了使數(shù)字復(fù)接器能正確復(fù)接就需要在分接器輸出的7路數(shù)據(jù)中分別插入同步頭SYNC(0111111110)。為了使數(shù)據(jù)和插入的SYNC區(qū)別開來,須要在7路數(shù)據(jù)中每隔7bit就固定地插入“0”。這樣,就保證了插入的SYNC不會與正常的數(shù)據(jù)相混淆,從而也使得分接出的7路數(shù)據(jù)變?yōu)闃藴实腅1數(shù)據(jù)。

?

?

1.2 數(shù)字復(fù)接器原理框圖及說明

  數(shù)字復(fù)接器原理框圖如圖2所示。與分接器相呼應(yīng),可把復(fù)接器從總體上劃分為:SYNC檢測、SYNC扣除、并/串轉(zhuǎn)換、扣除零、幀頭/幀尾檢測5個模塊。

?

?

  在接收端,復(fù)接器的SYNC檢測模塊在7路E1數(shù)據(jù)流中分別檢測出7個SYNC。通過SYNC扣除模塊扣除在分接器中插入的SYNC,并使得7路E1數(shù)據(jù)同步。之后,就可以對這7路E1數(shù)據(jù)進行并/串轉(zhuǎn)換了。對于轉(zhuǎn)換后的14Mbps數(shù)據(jù)還需要扣除在分接器中固定插入的零。根據(jù)要求對于12Mbps的數(shù)據(jù)再一次做幀頭/幀尾檢測以便在兩幀數(shù)據(jù)之間插入全“1”的空閑碼。這樣就正確恢復(fù)出發(fā)送端的12Mbps碼流。

  在發(fā)送端和接收端所有SYNC的處理都用FIFO技術(shù)來實現(xiàn)。電路設(shè)計采用硬件高級描述語言VHDL和狀態(tài)機來完成,用FPGA驗證實現(xiàn)。為提高電路的可實現(xiàn)性,設(shè)計全部采用D觸發(fā)器和邏輯門來實現(xiàn),并用綜合約束工具來控制FPGA內(nèi)部電路的路徑延時。

2 VHDL語言設(shè)計相對于傳統(tǒng)設(shè)計的優(yōu)點

????(1) 采用自頂向下(Top Down)的設(shè)計方法

與傳統(tǒng)的系統(tǒng)硬件設(shè)計從具體的設(shè)計單元開始不同,VHDL設(shè)計是從系統(tǒng)的總體要求出發(fā),先進行系統(tǒng)建模仿真,仿真通過后再利用VHDL層次化、結(jié)構(gòu)化及行為化的描述方法將各個模塊模型用可實現(xiàn)的VHDL電路描述替換。這對于一個非常大的硬件系統(tǒng)設(shè)計從總體上把握設(shè)計的可行性是非常重要的。

  (2) 采用系統(tǒng)的早期仿真

通過對系統(tǒng)建模的早期仿真便于在系統(tǒng)設(shè)計的早期發(fā)現(xiàn)設(shè)計中潛在的問題,與傳統(tǒng)的自下而上設(shè)計的后期仿真相比可大大縮短系統(tǒng)設(shè)計的周期。

  (3) 降低了硬件電路的設(shè)計難度

不需要象傳統(tǒng)的設(shè)計方法在設(shè)計前就要寫出電路的邏輯表達式、真值表及卡諾圖化簡,VHDL在設(shè)計計數(shù)器的時候只關(guān)心計數(shù)器的狀態(tài)就可以了。這樣也大大縮短系統(tǒng)設(shè)計的周期。這對于時間效益的現(xiàn)代社會是非常重要的。

  (4) VHDL設(shè)計文檔的靈活性

  用VHDL設(shè)計硬件電路,主要的設(shè)計文件是用VHDL編寫的源程序。如果需要也可以利用EDA軟件轉(zhuǎn)化為原理圖。另外,它資料量小,便于保存,可以方便地被其它設(shè)計所利用,可繼承性好,在源文件中可方便地加入注釋,可讀性好。

3 分接復(fù)用器的VHDL及狀態(tài)轉(zhuǎn)移圖設(shè)計

3.1 分接復(fù)用器頂層VHDL建模(Top level)及系統(tǒng)功能仿真

  (1) 系統(tǒng)發(fā)送頂層建模的VHDL端口描述

  Library IEEE;

  Use IEEE.std_logic_1164.all;

  --引用庫說明;

  Entity? TRAN_TOP? is

  Port (RESET : IN STD_LOGIC;

  --system reset signal;

  XCLK_IN : IN STD_LOGIC;

  --14.336MHz input high clock;

  DATAIN : IN STD_LOGIC; --12.544MHz input data;

  CLK12M :OUT STD_LOGIC;--12.544MHz input? clock;

  READCLK_OUT:OUT STD_LOGIC;--2.048MHz output clock;

??? ROUT:OUT STD_LOGIC_VECTOR(6 downto 0)

  --2.048MHz7route

????--output data ;

????? );

  end TRAN_TOP ;

  (2) 系統(tǒng)發(fā)送頂層建模的VHDL仿真波形

  如圖3所示,送來的10M二進制的一幀數(shù)據(jù)(DATAIN)為“1100010001(幀頭)1111111111, 1111111111,1111111111,11111111,1000000001(幀尾)”。把它分接為7路2M的數(shù)據(jù)如下:?????

  ROUT0: 0,0111111110(插入的SYNC)1011111,0(每7bit固定插入‘0’)10,111... (空閑碼)

  ROUT1: 0,0111111110(插入的SYNC)1011111,0(每7bit固定插入‘0’)10,111... (空閑碼)

  ROUT2: 0,0111111110(插入的SYNC)0111111,0(每7bit固定插入‘0’)10,111... (空閑碼)

  ROUT3: 0,0111111110(插入的SYNC)0111111,0(每7bit固定插入‘0’)10,111... (空閑碼)

  ROUT4: 0,0111111110(插入的SYNC)0111111,0(每7bit固定插入‘0’)00,111... (空閑碼)

  ROUT5: 0,0111111110(插入的SYNC)1111111,0(每7bit固定插入‘0’)01,111... (空閑碼)

  ROUT6: 0,0111111110(插入的SYNC)0111111,0(每7bit固定插入‘0’)0 ,1111... (空閑碼)

?

  這樣,從仿真波形可知電路完成了每幀二進制10M數(shù)據(jù)分接為7路2M數(shù)據(jù)時在每路2M數(shù)據(jù)中插入SYNC (0111111110)、每7bit固定插入‘0’以及在10M數(shù)據(jù)每幀分接完后插入全1空閑碼的操作。

  (3) 系統(tǒng)接收頂層建模的VHDL端口描述

????Library IEEE;

????UseIEEE.std_logic_1164.all;?????? ?????? --引用庫說明;

????Entity RCV_TOP is

???????? port (RESET:IN STD_LOGIC;

?????? ? --system reset signal;

  XCLK : IN STD_LOGIC;? ? ?

????????--14.336MHz input high clock;

  CLKIN : IN STD_LOGIC_VECTOR(6

???????????????????? DOWNTO 0) ;

?  --2.048MHz 7 rout input clock;

  DATAIN:IN STD_LOGIC_ VECTOR(6

????        ?DOWNTO 0) ;

??? -- 2.048MHz 7 rout input data;

????CLK_OUT:OUT STD_LOGIC;

????--12.544MHz output clock;

????DATAOUT:OUT STD_LOGIC;

????--12.544MHz? output data;

????);

  end RCV_TOP ;

  (4) 系統(tǒng)接收頂層建模的VHDL仿真波形

  如圖4所示。7路包含有SYNC(0111111110)及每7bit插入‘0’的兩幀2M數(shù)據(jù)通過接收系統(tǒng)被正確地 復(fù)接為10M數(shù)據(jù)。HEAD_FLAG和END_FLAG分別為復(fù)接幀數(shù)據(jù)的幀頭幀尾指示信號。

?

?

  這里的7路仿真數(shù)據(jù)相互之間的延遲不同,其中第DATAIN0延遲最大(8bit),通過系統(tǒng)仿真可以證明7路2M數(shù)據(jù)間的延遲差最大可到125bit,遠遠超過技術(shù)要求的1~6bit。這樣,從系統(tǒng)上確保了設(shè)計的可行性。

3.2 狀態(tài)轉(zhuǎn)移圖設(shè)計方法

  為去除毛刺,本設(shè)計中的計數(shù)器全部采用格雷碼計數(shù)器。因為格雷碼計數(shù)器從前一個狀態(tài)到后一個狀態(tài)的變化同時只有一位矢量發(fā)生狀態(tài)反轉(zhuǎn)(如:對于一個8位計數(shù)器它的計數(shù)狀態(tài)變化是:000→001→011→010→110→111→101→100),故對它譯碼時可以防止競爭冒險現(xiàn)象,從而消除了電路在譯碼時可能產(chǎn)生的毛刺。對于有大量狀態(tài)轉(zhuǎn)移的電路,采用狀態(tài)轉(zhuǎn)換圖輸入法方便、直觀;在FOUNDATION工具中,狀態(tài)圖輸入又可以轉(zhuǎn)化為VHDL語言,這又大大提高了電路設(shè)計的靈活性。

4 功能仿真、后仿真和FPGA實現(xiàn)

  本設(shè)計采用自頂向下(top-down)的設(shè)計方法。但為確保設(shè)計的可行性,對于每一個子模塊都進行了功能仿真和后仿真。用foundation 工具做功能仿真時,電路中沒有器件延時和線延遲,只能從電路的功能上驗證設(shè)計的正確性;而后仿真能模擬實際電路中的器件延時和線延時,從而能進一步驗證設(shè)計在實際工作中的正確性。最后本設(shè)計在FPGA上(Xilinx? Spartan XCS30TQ144)實現(xiàn),其工作頻率可達到20MHz,并在SDH系統(tǒng)的光纖環(huán)網(wǎng)上通過了測試。

5 FPGA驗證及問題討論

  (1)FPGA驗證時的7路2M數(shù)據(jù)間的延遲差

  為了驗證7路數(shù)據(jù)在傳輸中有不同延時,分接復(fù)用器依然能正常工作,就需要模擬出7路不同的延時來。有三種不同的實現(xiàn)方法來完成:

  ·這7路不同的延時可以在FPGA內(nèi)部用不同的非門串起來實現(xiàn);

  ·可以采用74系列器件在FPGA外部完成不同延時的模擬;

  ·在FPGA內(nèi)部用不同級數(shù)的D觸發(fā)器來模擬7路不同的延時。

  在本設(shè)計中采用的是第三種。該方法的好處是易于控制不同路的延時,只要改變不同路中D觸發(fā)器的級數(shù)就可以改變7路不同的延時。

  (2)為提高分接復(fù)用器的傳輸效率,可采用不固定插“0”法,例如HDLC中的插“0”法。

  (3)可以通過在綜合時進一步加約束來提高分接復(fù)用器的工作頻率。

  本文中的分接復(fù)用器為系統(tǒng)通信提供了靈活的速率選擇,可根據(jù)不同需要,以2Mbps為基數(shù)來配置各種數(shù)據(jù)速率。本設(shè)計中采用VHDL輸入法及狀態(tài)圖輸入法,大大縮短了設(shè)計周期,提高了設(shè)計的可靠性,并且大大增加了設(shè)計的可移植性。該設(shè)計的成功表明硬件描述高級語言(VHDL)是硬件設(shè)計的一種十分有效的手段。

?

參考文獻

1 王小軍編著,喬長閣譯.VHDL簡明教程.北京:清華大學出版社,1997

2 侯伯亨,顧 新.VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計.西安:西安電子科技大學出版社,1999

3 Xilinx.The Programmable Logic Data Book.1998

4 肖定中,肖萍萍.數(shù)字通信終端及復(fù)接設(shè)備.北京:北京郵電學院出版社,1991

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。
亚洲一区二区欧美_亚洲丝袜一区_99re亚洲国产精品_日韩亚洲一区二区
欧美精品自拍| 国内精品久久久久影院 日本资源| 亚洲免费在线视频一区 二区| 亚洲国产精品热久久| 欧美一区激情| 亚洲欧美区自拍先锋| 亚洲视频网站在线观看| 夜夜躁日日躁狠狠久久88av| 亚洲日本在线观看| 亚洲国产视频a| 亚洲韩日在线| 亚洲经典在线看| 亚洲破处大片| 日韩午夜激情电影| 夜夜精品视频| 亚洲一区二区三区乱码aⅴ蜜桃女 亚洲一区二区三区乱码aⅴ | 欧美成人免费在线观看| 欧美99久久| 欧美电影在线免费观看网站| 欧美激情小视频| 欧美日韩一区二区在线观看| 欧美日韩一区不卡| 国产精品护士白丝一区av| 国产精品男gay被猛男狂揉视频| 国产精品二区三区四区| 国产精品日韩在线一区| 国产情人综合久久777777| 国产日韩三区| 激情亚洲一区二区三区四区| 在线精品视频一区二区三四| 亚洲国产99精品国自产| 亚洲理论在线观看| 亚洲视频www| 欧美亚洲系列| 亚洲高清电影| 99精品视频一区| 午夜精品免费在线| 久久久99国产精品免费| 欧美成人精品影院| 欧美色网一区二区| 国产欧美一区二区精品性色| 黄色亚洲大片免费在线观看| 91久久精品一区二区三区| 一区二区三区 在线观看视| 亚洲中字黄色| 亚洲第一中文字幕在线观看| 99国产精品国产精品久久| 亚洲欧美亚洲| 玖玖精品视频| 欧美性视频网站| 国产一区观看| 99视频一区二区| 欧美一区2区视频在线观看| 亚洲国产日日夜夜| 亚洲一区精品电影| 久久久久成人网| 欧美日韩另类丝袜其他| 国产欧美一区在线| 亚洲国产天堂久久综合网| 亚洲一区二区免费看| 久久精品一区蜜桃臀影院| 一区二区三区久久| 久久久www成人免费无遮挡大片| 欧美护士18xxxxhd| 国产精品视频男人的天堂| 在线观看亚洲视频| 亚洲一区网站| 日韩西西人体444www| 久久精品国产一区二区三区| 欧美日韩国产a| 黄色成人在线| 亚洲图片欧美一区| 亚洲另类自拍| 久久精品视频导航| 欧美色图麻豆| 在线观看视频一区二区| 亚洲欧美欧美一区二区三区| 亚洲美女一区| 久久久久**毛片大全| 欧美午夜久久| 亚洲国产综合在线| 久久精品水蜜桃av综合天堂| 亚洲欧美不卡| 欧美日韩理论| 亚洲国产精品悠悠久久琪琪| 欧美亚洲免费| 亚洲欧美日韩国产精品| 欧美理论电影网| 亚洲第一区在线观看| 欧美一级电影久久| 亚洲欧美综合精品久久成人| 欧美激情亚洲自拍| 伊人久久婷婷色综合98网| 亚洲女同精品视频| 亚洲一区二区三区三| 欧美精品福利在线| 尤物yw午夜国产精品视频| 性一交一乱一区二区洋洋av| 亚洲小说欧美另类婷婷| 欧美精品www在线观看| 黄色一区二区三区| 欧美一区影院| 欧美一区影院| 国产精品网站在线播放| 一本色道久久综合一区| av成人毛片| 欧美激情在线免费观看| 亚洲国产成人精品女人久久久 | 亚洲高清在线| 亚洲国产精品福利| 久久久久国色av免费观看性色| 国产精品亚洲激情| 亚洲欧美激情一区| 午夜日韩视频| 国产精品一区二区三区免费观看| 亚洲视频在线一区观看| 亚洲一级影院| 国产精品国产三级国产| 一本久道综合久久精品| 一区二区欧美日韩| 欧美日韩视频在线一区二区| 99在线热播精品免费| 亚洲一区二区三区久久| 欧美视频网址| 国产精品99久久99久久久二8 | 美女主播一区| 在线日本成人| 亚洲国产一区视频| 免费黄网站欧美| 亚洲国产女人aaa毛片在线| 亚洲精品日韩激情在线电影| 欧美国产大片| 99国产精品99久久久久久| 中文精品视频| 国产精品亚洲成人| 欧美一区视频在线| 久久夜色精品国产欧美乱| 在线播放亚洲一区| 亚洲美女在线国产| 欧美日韩一区二区欧美激情 | 亚洲欧美日韩第一区| 久久国产精品高清| 国内久久婷婷综合| 亚洲欧洲另类国产综合| 欧美日韩成人在线| 一本色道婷婷久久欧美| 午夜一区二区三区不卡视频| 国产婷婷97碰碰久久人人蜜臀| 欧美在线黄色| 欧美韩日一区二区| 亚洲婷婷免费| 老色鬼久久亚洲一区二区| 亚洲精一区二区三区| 亚洲欧美一区二区三区在线| 国产亚洲激情在线| 亚洲精品一区在线观看香蕉| 欧美视频国产精品| 久久精品国产免费看久久精品| 欧美成人视屏| 亚洲午夜高清视频| 久久久久综合一区二区三区| 亚洲狠狠丁香婷婷综合久久久| 亚洲欧美一区二区三区久久| 韩国美女久久| 一区二区三区精品视频| 国产日韩欧美综合| 妖精成人www高清在线观看| 国产农村妇女精品一区二区| 亚洲激情一区| 国产精品久久久久久久9999| 欧美一区二区精品在线| 欧美国产日韩二区| 午夜精品久久久久99热蜜桃导演| 欧美成人首页| 亚洲自拍偷拍色片视频| 麻豆精品视频在线观看| 在线视频欧美一区| 老色鬼久久亚洲一区二区 | 亚洲欧美日韩国产成人精品影院| 国内成人精品2018免费看| 99riav国产精品| 国产亚洲欧美另类中文| av成人激情| 激情久久五月| 亚洲永久免费视频| 亚洲动漫精品| 久久精品123| 在线亚洲一区| 欧美顶级少妇做爰| 欧美一级视频免费在线观看| 欧美日韩久久| 亚洲国产网站| 国产午夜精品视频| 亚洲午夜高清视频| 91久久中文字幕| 久久久国产91| 亚洲午夜黄色| 欧美日韩裸体免费视频| 久久精品一级爱片| 国产无一区二区|