??? 摘? 要： 直接數(shù)字式頻率合成技術(shù)(DDS)是一種先進(jìn)的全數(shù)字頻率合成技術(shù),它具有多種數(shù)字式調(diào)制能力(如相位調(diào)制、頻率調(diào)制、幅度調(diào)制以及I/Q正交調(diào)制等),在通信、導(dǎo)航、雷達(dá)、電子戰(zhàn)等領(lǐng)域獲得了廣泛的應(yīng)用。介紹DDS在衛(wèi)星通信調(diào)制技術(shù)中的應(yīng)用。?
??? 關(guān)鍵詞： 直接數(shù)字式頻率合成? 調(diào)制器? 正交調(diào)制
?
??? 從理論上講,所有的已調(diào)信號(hào)都可以分解為同相和正交兩路,因此,用正交調(diào)制法可以實(shí)現(xiàn)幾乎所有的調(diào)制方式。目前,正交調(diào)制技術(shù)已廣泛應(yīng)用于雷達(dá)、導(dǎo)航、儀器儀表、電子戰(zhàn)等領(lǐng)域。同樣在衛(wèi)星通信調(diào)制技術(shù)中,I/Q正交調(diào)制也發(fā)揮著非常重要的作用。衛(wèi)星正交調(diào)制器原理框圖如圖1所示,它主要由數(shù)字信號(hào)處理(DSP)電路、數(shù)模轉(zhuǎn)換器(D/A)、低通濾波器(LPF)、頻率綜合器、90°移相器、混頻器、功率合成器、中頻放大、濾波電路等組成。?
?
?
??? 圖1中的頻率綜合器一般采用瑣相環(huán)(PLL)技術(shù),而PLL屬于模擬技術(shù),即圖1中的I、Q兩路正交調(diào)制信號(hào)是由模擬的PLL、90°移相器產(chǎn)生。由于模擬器件的一致性和穩(wěn)定性都不夠理想,因此很難保證兩路正交通路之間幅度的一致性及相位的正交性,這就大大影響了系統(tǒng)的性能。而DDS提供的正交載波能夠保持精確的相位和幅度一致性,所以將它應(yīng)用在衛(wèi)星調(diào)制技術(shù)中無疑是一種很好的選擇。?
1 一種DDS衛(wèi)星調(diào)制電路?
??? DDS技術(shù)出現(xiàn)于二十世紀(jì)70年代,它是一種全數(shù)字頻率合成技術(shù)。它將先進(jìn)的數(shù)字信號(hào)處理理論與方法引入信號(hào)合成領(lǐng)域,實(shí)現(xiàn)了合成信號(hào)的頻率轉(zhuǎn)換速度與頻率準(zhǔn)確度之間的統(tǒng)一。它以連續(xù)的相位變換方式、極快的頻率轉(zhuǎn)換速度、極高的頻率分辨率、極低的相位噪聲、易于用微機(jī)等多種方法控制、體積小、集成度高等多種優(yōu)點(diǎn)在理論、技術(shù)及應(yīng)用上得到了飛速的發(fā)展。由于DDS特殊的原理和結(jié)構(gòu),使其具有以數(shù)字方式實(shí)現(xiàn)多種模擬調(diào)制和數(shù)字調(diào)制的能力(如相位調(diào)制、頻率調(diào)制、幅度調(diào)制以及I/Q正交調(diào)制等)。尤其是采用DDS技術(shù)可以得到一對相位嚴(yán)格正交、幅度嚴(yán)格相等的載波,這就為采用正交法產(chǎn)生調(diào)制信號(hào)提供了非常有利的條件。因此DDS在衛(wèi)星正交調(diào)制技術(shù)中具有非常重要的意義。?
??? 一種70MHz DDS衛(wèi)星調(diào)制電路如圖2所示,它主要由DDS、混頻器、功率合成器、70MHz帶通濾波器(通帶為52～88MHz)及放大與電平控制電路等組成。?
?
?
??? 由DDS產(chǎn)生的I、Q兩路正交信號(hào)分別與DSP電路產(chǎn)生的兩路基帶信號(hào)進(jìn)行混頻,然后由合成器完成功率求和,通過70MHz帶通濾波器將信道中的雜、諧波濾除,最后經(jīng)中頻放大與電平控制電路輸出52～88MHz已調(diào)信號(hào)。其中DDS的主要技術(shù)指標(biāo)包括:輸出頻率范圍52～88MHz;頻率分辨率2.5kHz;雜波抑制小于-55dB;諧波抑制小于-35dB;相位噪聲小于-110dB/Hz/1kHz;工作溫度范圍-10～50°C。?
2 DDS電路的設(shè)計(jì)?
??? AD9854是美國Analog Device公司于1999年推出的CMOS型DDS單片集成電路,時(shí)鐘頻率高達(dá)300MHz(按照輸出信號(hào)最高頻率為時(shí)鐘頻率的40%計(jì)算,AD9854最高工作頻率為120MHz);其頻率控制字為48位,頻率分辨率可達(dá)微赫茲;AD9854具有正交兩路信號(hào)輸出功能,可同時(shí)產(chǎn)生I、Q兩路正交信號(hào),這也是選擇它作為本電路設(shè)計(jì)主芯片的重要原因。另外,AD9854內(nèi)部還含有12位D/A正交雙輸出通道,省去了對D/A電路的選型與設(shè)計(jì),降低了成本,縮小了電路體積。?
2.1 AD9854的特點(diǎn)及功能?
??? AD9854超高的工作頻率,方便靈活的外部接口方式,多種信號(hào)輸出形式使其具有較高的性能價(jià)格比。AD9854主要由時(shí)鐘乘法器、頻率累加器、相位累加器、正弦轉(zhuǎn)換表、逆sinc濾波器、數(shù)字幅度調(diào)制乘法器、編程寄存器、頻率和相位控制字乘法器與調(diào)頻控制邏輯、D/A轉(zhuǎn)換、I/O口緩沖器、比較器等組成,其主要特點(diǎn)包括:?
??? ·高達(dá)300MHz的內(nèi)部時(shí)鐘頻率(內(nèi)含倍頻次數(shù)為4～20以內(nèi)整數(shù)的可編程時(shí)鐘倍頻器,使得外部可只提供一低頻參考時(shí)鐘);?
??? ·內(nèi)含12位D/A正交雙通道輸出;?
??? ·雙48位可編程頻率寄存器(一路頻率控制字,一路步進(jìn)頻率控制字,頻率分辨率可達(dá)微赫茲);?
??? ·雙14位可編程相位寄存器;?
??? ·雙12位可編程幅度控制寄存器和鍵控可編程幅度漸變開關(guān)功能。?
??? 此外,AD9854的超高速內(nèi)置比較器可產(chǎn)生高穩(wěn)定度的方波輸出。它還具有多種省電模式、單端或雙端差分時(shí)鐘輸入、自動(dòng)雙向頻率掃描(鋸齒波)輸出等特點(diǎn)。AD9854能夠產(chǎn)生多種形式的輸出信號(hào),其工作模式有:單頻模式(Single Tone)、頻移鍵控模式(FSK)、頻率漸變FSK模式(Ramped FSK)、二位相移鍵控模式(BPSK)、線性調(diào)頻模式(FM Chirp)。?
2.2 DDS電路實(shí)現(xiàn)方案?
??? 以AD9854為核心芯片產(chǎn)生I、Q正交信號(hào)電路原理框圖如圖3所示。它主要由高速數(shù)字處理器TMS320C31、AD9854、時(shí)鐘產(chǎn)生電路、帶通濾波器、放大器、倍頻器、開關(guān)電路、匹配隔離電路等組成。?
?
?
??? 根據(jù)對AD9854的雜散指標(biāo)分析,它達(dá)不到輸出頻帶內(nèi)的寬帶雜散指標(biāo)要求,所以選擇AD9854雜散抑制比較好的頻段(實(shí)際輸出頻率的一半),然后再進(jìn)行倍頻。由于寬帶輸出信號(hào)的諧波抑制也很難做得好,所以先對AD9854輸出的I、Q兩路信號(hào)進(jìn)行分路,然后再分別倍頻以提高諧波抑制度，同時(shí)進(jìn)一步降低雜散。以Q通道為例,其中一路輸出信號(hào)頻率為26～35MHz,經(jīng)放大、2倍頻、濾波后輸出52～70MHz信號(hào);另一路輸出35～44MHz信號(hào),經(jīng)放大、2倍頻、濾波后輸出70～88MHz信號(hào),最終產(chǎn)生所要求的52～88MHz的Q路信號(hào)。I通道的原理與Q通道相同。通道間的信號(hào)切換開關(guān)采用MINI公司的YSWA,其切換時(shí)間為3ns,隔離度80dB。DDS控制電路采用TI公司的TMS320C31,它是目前DSP芯片中性能價(jià)格比較高的一種。?
??? 由于DDS輸出信號(hào)的最高頻率一般為參考時(shí)鐘頻率的40%，而且DDS輸出信號(hào)頻率越接近上限性能指標(biāo)越差,因此為了提高電路性能,應(yīng)選擇較高的DDS時(shí)鐘頻率。本調(diào)制電路時(shí)鐘采用VECTRON公司的60MHz、+5V高性能電源晶振,然后由差分線接收器將晶振輸出信號(hào)轉(zhuǎn)換成符合AD9854要求的差分信號(hào)(為了降低共模干擾,AD9854采用雙端差分時(shí)鐘輸入)。60MHz外部時(shí)鐘經(jīng)AD9854內(nèi)部可編程時(shí)鐘倍頻器5倍頻后,DDS最終時(shí)鐘頻率為300MHz。放大、2倍頻電路選用噪聲系數(shù)(NF<1.1dB，F(xiàn)T=7GHz)優(yōu)良的低相噪硅雙極晶體管2SC3358完成。最終由AD9854產(chǎn)生的52～88MHz I、Q兩路正交信號(hào)經(jīng)帶通濾波器平滑、濾波后分路輸出。?
??? 本DDS電路采用四層電路板設(shè)計(jì),其中PCB板上的走線要盡量安排在元件面和底面,中間兩層少走線,而且走線要盡可能短。這除了便于檢查和調(diào)試外,還可減小干擾。為了使電路具有較好的電磁兼容性,數(shù)字電源與模擬電源分開供電,數(shù)字地與模擬地分開設(shè)計(jì)。為了減少電路間通過電源產(chǎn)生的串?dāng)_,做好直流電源的濾波工作,其中參考時(shí)鐘頻率源晶振電路的電源采用單獨(dú)供電方式,以防止數(shù)字電路中的干擾信號(hào)。為了減小電路的體積和重量,元器件大多選用小型的、表面貼裝產(chǎn)品。?
參考文獻(xiàn)?
1 Endres T J，Hall R B，Lopez A M.Design and Analysis?Methods of a DDS-Based Synthesizer for Military Spaceborne Application.IEEE International Frequency Control?Symposium， 1994:624～632?
2 Eric D，Adler，Edward A，Viveiros，Tuan Ton.Direct Digital?Synthesis Applications for Radar Development.IEEE International Radar Conference，1995:224～226?
3 AD9854 Data Book，Analog Device Inc.1999?
4 張玉興.DDS高穩(wěn)高純頻譜頻率源技術(shù).系統(tǒng)工程與電子技術(shù)，1997;(12)?
5 陳世偉.鎖相環(huán)路原理及應(yīng)用.北京:兵器工業(yè)出版社，1990