BSDL邊界掃描描述語言
邊界掃描是一個完善的測試技術。 邊界掃描在自當聯合測試行動組（JTAG）90年代初發明了一種解決方案來測試使用了許多新的印刷電路，正在開發和制造的地方幾乎沒有或根本沒有測試探針板的物理訪問。 一旦邊界掃描成立后，下一步是制定一個標準的芯片供應商的模型邊界掃描設備，工具供應商開發自動化工具，以及為最終用戶創建的邊界掃描測試的建模語言。 因此，邊界掃描描述語言（BSDL）已建立。
BSDL是邊界掃描設備的標準建模語言。 它的語法是一個VHDL的子集，它符合IEEE 1149.1-2001的規定。 它是由使用邊界掃描測試開發人員，設備模擬器，半導體測試儀，電路板級測試，任何人利用邊界掃描。 使用的的BSDL促進整個電子行業的一致性。 此外，它使任何邊界掃描中的一個有用的，可以理解的，一致的方式和設備的功能規范。
BSDL走出了邊界掃描測試哲學的發展。 最初的IEEE 1149.1-1990標準的（見[符合IEEE 1149.1（JTAG接口）]）標準描述的邊界掃描并于1990年批準發布，并作為結果，使用邊界掃描技術開始增長。 該標準的下一次修訂在1993年發生。 在1994年進一步修訂納入了IEEE 1149.1-1994標準的BSDL。
什么是的BSDL？
邊界掃描描述語言使用戶能夠提供的方式，邊界掃描在任何特定的設備實施的說明。 由于每個芯片設計趨于應用邊界掃描方式略有不同標準，這是一個需要理解的表達，具體和實用的方式測試。是書面的BSDL在VHDL的子集。 VHDL語言是常用的一種為FPGA和ASIC設計輸入的數字電路電子設計自動化的語言，因此它是與邊界因為許多芯片設計掃描是用這種語言進行工作相適應的。 但是的BSDL是一個“子集和標準做法”的VHDL，即VHDL語言的范圍，從而對邊界掃描應用受到限制。
設計過程中的BSDL有兩種語言的主要標準：
它很容易使用
它是由計算機可解析在一個簡單的和毫不含糊的時尚
BDSL使設備的使用邊界掃描功能，準確和有用的說明。 BSDL文件是所使用的邊界掃描工具，使設備的使用功能，使任何測試性分析測試程序生成，?故障診斷，以及使用。 的BSDL不是一個可以用硬件描述語言，相反，它是用來定義設備的數據傳輸的特點，即它是如何捕獲，轉變和更新掃描數據。 這才是用于定義測試能力。
BSDL文件包括以下數據：
實體聲明 ：本實體聲明是一個VHDL構造，是用來識別文件名 的BSDL設備所描述的。
泛型參數 ：通用參數是指定哪個區段包描述。
邏輯端口說明 ：這說明列出了設備的所有連接。 它定義它的基本屬性，即是否連接輸入（以位;），輸出（OUT位;），雙向（inout的位;），或者如果它是不可用的邊界掃描（連鎖位;）。
封裝引腳映射 ：包引腳映射被用于確定一個集成電路的內部連接范圍內。 它詳細介紹了如何在設備上的墊片裸片連接到外部引腳。
USE語句 ：這句話是用來調用BSDL文件VHDL語言包，該數據包含在所引用。
掃描端口標識 ：掃描端口標識識別引腳的JTAG執行工作/這是用于邊界掃描。 這些措施包括：TDI的，商品說明條例，訓練管理系統，TCK和TRST的（如果使用）。
測試訪問端口（TAP）說明 ：本實體提供設備的其他信息的邊界掃描和JTAG邏輯。 這些數據包括指令寄存器的長度，指令操作碼，設備的IDCODE等.
邊界寄存器描述 ：這說明提供器件結構的邊界掃描單元上。 每個器件引腳上最多可以有三個邊界掃描單元，每個單元格組成的一個寄存器鎖存器和一個。
BSDL怎樣使用？
當電路板的設計，邊界掃描兼容設備被組織成“鏈”。 掃描鏈構成了板級和系統級的測試，可以檢測和診斷引腳層次的結構性缺陷，如開路和短路的基礎。 自動化工具用于生成測試方案或議會的程序。 最重要的投入，這個過程是邊界掃描功能的設備的BSDL文件，以及網表描述板之間的互連的設備。 生成的測試程序，當應用到目標板，報告的結構測試失敗，可以用來幫助板維修。
有些工具能夠使用邊界掃描創造集群的組件包括非邊界掃描兼容設備的測試模式，和其他工具可以生成測試模式，一個板上處理器可以運行，以便能夠在高速功能測試。 這些測試應用程序獨立或與其他測試技術，如在電路，結合測試（ICT）的，具有生產以最低的成本最優的測試覆蓋的總體目標和最短的測試開發時間。
綜述
邊界掃描描述語言的BSDL，被廣泛用于在IEEE 1149.1 / JTAG的社會使一致，準確和有用的資料供邊界掃描功能的設備定義。 通過這種方式，該芯片可以被納入一個設計，它的功能用在最有效的方式充分。
邊界掃描器件BSDL描述在測試中的應用
1 引言
“邊界掃描”是一種可測性設計技術，即在電子系統的設計階段就考慮其測試問題[1]。
BSDL（boundary scan des cription language） 語言硬件描述語言（VHDL）的一個子集，是對邊界掃描器件的邊界掃描特性的描述，主要用來溝通邊界掃描器件廠商、用戶與測試工具之間的聯系，其應用包括：廠商將BSDL描述作為邊界掃描器件的一部分提供給用戶；BSDL描述為自動測試圖形生成（ATPG）工具測試特定的電路板提供相關信息；在BSDL 的支持下生成由IEEE1149.1標準定義的測試邏輯 [2]?，F在，BSDL語言已經正式成為IEEE1149.1標準文件的附件。BSDL本身不是一種通用的硬件描述語言，但它可與軟件工具結合起來用于測試生成、結果分析和故障診斷。每一邊界掃描器件都附有特定的BSDL描述文件，為了論述的方便，本文將以Altera公司的CPLD器件 EPM7128SL84 芯片為例說明BSDL描述在測試中的應用。
2 EPM7128SL84芯片的BSDL描述
該器件采用了先進的CMOS EEPROM制造工藝，共有84個引腳，其中包括四個JTAG測試引腳 TDI、TMS、TCK和TDO，通過標準JTAG測試接口它還可以支持在系統可編程（ISP）。下面首先討論EPM7128SL84的BSDL描述中與應用相關的各基本元素。
2.1 TAP描述
TAP描述說明與TAP控制器相關的特性。TAP 控制器包括4個或5個控制信號，一個用戶定義的指令集（在IEEE1149.1標準規定范圍內）和一些可選擇的數據寄存器。EPM7128SL84的 TAP描述有：
（1）attribute INSTRUCTION_LENGTH of EPM7128SL84：entity is 10；
指令長度（INSTRUCTION_LENGTH）屬性定義了所有操作碼的長度必須為10位。
（2）attribute INSTRUCTION_OPCODE of EPM7128SL84：entity is
“BYPASS (1111111111)， ”&
“EXTEST (0000000000)，”&
“SAMPLE (0001010101)，”&
“IDCODE (0001011001)”；
指令操作碼（INSTRUCTION_OPCODE）屬性指出器件所支持的指令的二進制代碼，如器件標志代碼指令IDCODE的位圖形為“0001011001” ，所有字串中最右邊的位最靠近TDO。根據1149.1標準，旁路、外部測試和采樣指令是強制性的，且旁路指令BYPASS為全“1”串，外部測試 EXTEST指令為全“0”串。
（3）attribute INSTRUCTION_CAPTURE of EPM7128SL84：entity is "0101010101"；
指令捕獲（INSTRUCTION_CAPTURE）屬性說明，當 TAP控制器處于捕獲指令寄存（Capture-IR）狀態時，位圖形“0101010101”被裝入指令寄存器的移位寄存器部分，當送入新指令時，此位圖形被移出，IEEE 1149.1標準規定其最低兩位為“01”，其余位由廠商自行定義，這樣可以保證通過Capture信號可以檢測到掃描鏈上固定為“0”和固定為“1”的故障。
（4）attribute IDCODE_REGISTER of EPM7128SL84：entity is
"0000"&"0111000100101000"&"00001101110"&"1"；
標志寄存器屬性描述芯片內置在標志寄存器里的芯片ID碼。IEEE 1149.1標準規定芯片ID碼為32位，最右邊的一位是最靠近TDO的。如圖1所示，標志寄存器的LSB是IEEE 1149.1標準強制為“1”的最低位，表示器件標志寄存器的存在；第1位至11 位是廠商代碼號“01110110000”，這個代碼表示Altera公司；第12位至27位是芯片型號 “0001010010001110”，即十六進制“7128”（從右至左）；第28位至31位是芯片版本號“0000” [2]。
2.2 邊界掃描寄存器描述
這是BSDL整體結構的最重要部分，它描述了邊界掃描單元（BSC）的長度及每個BSC的單元號與屬性。
（1）attribute BOUNDARY_LENGTH of EPM7128SL84：entity is 288；
邊界掃描長度屬性表示EPM7128SL84 芯片共有 288個邊界掃描單元。
（2）attribute BOUNDARY_REGISTER of EPM7128SL84：entity is
--num(cell, port, function, safe [ccell, disval, rstl])
"0 (BC_4, IN84, input, X)," &
"1 (BC_4, *, internal, X)," &
"2 (BC_4, *, internal, X)," &
……
"144 (BC_4, IO41, input, X)," &
"145 (BC_1, *, control, 0)," &
"146 (BC_1, IO41, output3, X, 145, 0, Z)," &
……
"279 (BC_4, IO4, input, X)," &
"280 (BC_1, *, control, 0)," &
"281 (BC_1, IO4, output3, X, 280, 0, Z)," &
……
"285 (BC_4, IN1, input, X)," &
"286 (BC_4, *, internal, X)," &
"287 (BC_4, *, internal, X)"；
對邊界掃描寄存器單元（BSC）屬性的描述由單元號與4個或7個圓括號內的數據子段組成，這些BSC的排列順序可以是任意的，但每個單元都必須被定義。單元號從0到287 （BOUNDARY_LENGTH－1）進行編號，0單元是最靠近TDO的單元。括號中數據子段的名稱為： cell, port, function, safe [ccell, disval, rstl]，后三個方括號內的可選子段只有在function子段的值為 out put3或bidir時才被定義。它們的含義如下：
· 單元子段：確定器件所使用的邊界掃描單元。EPM7128SL84芯片采用的BSC類型為標準單元 BC_1與BC_4，其屬性已經在VHDL組件STD_1149_1_1994中加以定義；
· 通道子段：說明與對應BSC相連的系統管腳。其名稱與BSDL“logical port des cription”屬性中描述的管腳邏輯名稱相一致。“*”表示此BSC 為輸出控制單元或內部單元；
·功能子段：表示該BSC的主要功能。EPM7128SL84芯片BSC所涉及的功能有“input”、 “control”，“output3”和“internal”4種；
input：表示一個簡單的實現輸入管腳接收的 BSC；
control：表示一個進行輸出使能控制，或輸出驅動與雙向管腳的單元方向控制的BSC；
output3：表示一個為三態輸出提供數據的 BSC；
internal：表示一個用于捕獲系統內部邏輯的 BSC，它不與任何系統管腳相連；
·安全子段：當ATPG軟件提供一個額外隨機值時，safe子段定義了一個要裝入捕獲寄存器CAP 與更新寄存器UPD（如果存在的話）的值，以防止系統邏輯因為過激勵信號等原因造成的錯誤連接。這個值可以是“0”，“1”或“X”。“X”表示 “0”，“1”均可；
·控制單元子段：說明對功能為output3或bidir的BSC進行輸出使能控制的控制單元號；
· 無效值子段：為禁用對應的系統管腳，要給由ccell子段指定的控制單元賦的值；
· 無效狀態子段：給出被禁用驅動器的狀態。這個狀態可以是高阻態（Z）、弱“1”態（weak1）或弱“0”態（weak0）[2]。
EPM7128SL84 芯片的管腳與邊界掃描單元如圖2所示，與輸入輸出管腳IO41相對應的三個BSC單元號分別為144，145和146。
3 BSDL描述語言的實際應用
3.1 TAP完整性測試
指令捕獲（INSTRUCTION_CAPTURE）屬性提供了測試TAP完整性的一條途徑。TAP完整性測試可以檢測時鐘TCK和模式選擇TMS的輸入端連接是否正確，所提供的有關信號是否正常；數據輸入TDI 和數據輸出TDO端的連接是否正確，且輸入和輸出的功能是否正常；內部的指令寄存器工作是否正常；內部的邊界掃描寄存器工作是否正常。TAP完整性測試是進行邊界掃描其他任何測試之前建議首先進行的測試操作，以確保邊界掃描鏈能正常工作。
TAP完整性測試的過程如圖3所示。在TAP的 Shift-IR狀態，指令捕獲位圖形已加載至指令寄存器的移位寄存器部分，直接從TDO移出數據并與各芯片的Capture位圖形比較，若數據一致則 TAP完整性測試通過。
3.2 芯片ID碼的檢測
芯片ID碼是識別芯片的內建器件標識碼，通過檢測芯片ID碼可以識別該芯片，判斷芯片裝配正確與否，并可進一步判斷芯片的型號、生產廠家及版本號與其標識是否相符，辨別芯片的真偽。當TAP進入Test-Logic-Reset狀態時，若標志寄存器存在，則被強制接入TDI與TDO之間，寄存器LSB的值為“1”，否則，旁路寄存器被接入TDI與TDO之間，寄存器的值為“0”。所以，在檢測芯片標志寄存器的值時，可以由復位狀態直接進入移位數據狀態，輸出TDO的值，并判斷其第一位是否為“1”，若是，則此芯片有標準寄存器存在，可繼續移出其他31位，并進行判斷與顯示。檢測流程如圖4所示。我們在對芯片EPM7128SL84進行ID標識碼檢測時，用邏輯分析儀采集到的TDO端的輸出波形如圖5所示，與BSDL描述中的ID碼一致，說明器件正確。
3.3 邊界掃描互連測試
我們在開發邊界掃描測試軟件過程中，設計制作了基于邊界掃描機制的試驗電路板當作診斷實驗對象。其中兩塊 EPM7128SL84芯片間的有16個互連網絡，分別是兩芯片的4～12管腳之間、33～41管腳之間的互連（除去7腳地線，38腳電源線）。在進行互連測試時，首先要構造一個16×16的測試矩陣，然后將此矩陣的16個列向量分別加載到芯片1的IO4～ IO12，IO33～IO41管腳（除去7腳和38腳），然后執行外部測試指令。由芯片2捕獲對應管腳上的信號，形成響應向量，全部16個列向量分別加載捕獲完成后，再對響應矩陣進行故障診斷 [3]，如圖6所示。在此測試過程中，對芯片1的IO管腳加載的向量數據必須定位到每個管腳對應的三態輸出單元，即芯片1的 281，278，275，269，263，260， 257，251，179，173，167，164，161，155，149，146單元；而芯片2所捕獲的對應管腳上的信號，在執行采樣指令之后，都被置入每個管腳對應的輸入單元，即芯片2的279，276，273，267， 261，258，255，249，177，171，165，162，159，153，147，144單元。這樣，從TDO輸出的對應單元的數據就組成了響應矩陣，對響應矩陣按照一定的算法進行分析，便可檢測出呆滯、短路、開路與橋接故障。
4 結束語
以上所述測試流程均用C++ Builder編程實現，能對基于邊界掃描機制的試驗電路板進行準確、可靠的測試。試驗證明，在邊界掃描各項測試中，對BSDL描述信息進行有效的編譯提取，對測試的成功實現至關重要。但器件的BSDL描述必須嚴謹、確切，所以，在下一步的軟件完善中，將加入BSDL 文件的數據完整性檢查，以防止錯誤數據損壞被測對象。
www.broadkey.com.cn
010-62102657
15210806465
楊先生