摘  要： 詳細介紹了高效FIFO串口通信的基本原理和實現方法，并在兩臺基于ARM7TDMI微處理器的目標機上，用FIFO串口通信模式實現了兩機之間的高效通信。整個工程分寄存器配置模塊、串口接收模塊、串口發送模塊和容錯模塊。
關鍵詞： 嵌入式系統；串口通信；FIFO；ARM；模塊

　　S3C44B0X(時鐘頻率為60 MHz)的UART單元提供2個獨立的異步串行I/O口，每個通信口均可工作于中斷或DMA模式。即UART能產生內部中斷請求或DMA請求，在CPU和串行I/O口之間傳送數據。它支持高達115.2 Kb/s的傳輸速率，每1個UART通道包含了2個16位的分別用于接收和發送信號的先進先出(FIFO)通道。S3C44B0X UART包括可編程波特率、紅外發送/接收、1個開始位、1個或2個停止位、5/6/7/8位數據寬度和奇偶校驗。每個UART包含1個波特率發生器、接收器、發送器和控制單元，其構成如圖1所示[1]。

1  FIFO概述
1．1 FIFO概念
　　先入先出FIFO(First In First Out)，即先被寫入到FIFO的數據將會先被讀出。它是一片用來緩存數據的存儲單元，可以把需要處理的數據先暫存在這片存儲單元中，在數據量達到一定數量時再集中處理，以提高系統性能。FIFO可以集成在芯片中，而當系統需要的緩沖區較大時，也可以用單獨的RAM實現。S3C44B0X串口收發器包含了16 B的FIFO和數據移位器，將要傳輸的數據寫進FIFO，然后賦值到發送移位器，最后從發送的引腳移位發送出去，達到利用FIFO緩沖區高效通信的目的。
1．2  FIFO意義
　　  FIFO是數據傳輸系統中極其重要的一環，特別是在2個處于不同時鐘域的系統接口部分，FIFO的合理使用，不但能使接口處數據傳輸的輸入輸出速率進行有效的匹配，不使數據發生復寫、丟失和讀入無效數據的情況，而且還會有效地提高系統中數據的傳輸效率。使用FIFO進行串口通信，較之傳統的串口通信有更高的效率。它將要發送和已經接收的數據集中起來進行操作，避免了頻繁的總線操作，減輕了CPU的負擔。因此，使得基于FIFO方式的串口通信目前應用十分廣泛。
1．3  FIFO中斷請求
S3C44B0X的UART有7個狀態(Tx/Rx/Error)信號：溢出錯誤、奇偶錯誤、幀錯誤、斷點條件、接收FIFO/Buffer數據準備就緒、發送FIFO/Buffer空和發送移位寄存器空，這些狀態信號由相應的UART狀態寄存器(UTRSTATn/UERSTATn)聲明[1]。
當處于接收錯誤狀態時，如果在控制寄存器(UCONn)中接收錯誤狀態中斷使能位被置為1，則溢出錯誤、奇偶校驗錯誤、幀錯誤及斷點錯誤，每1個作為1種錯誤狀態都可發出錯誤中斷請求。當1個接收錯誤狀態中斷請求被發現時，引起中斷請求信號會被讀UERSTATn所識別。如果控制器中的接收模式被選定為中斷模式，則當接收器從接收移位寄存器向接收FIFO傳輸數據時，會激活接收FIFO的可引起接收中斷的“滿”狀態信號。同樣，如果控制器中的發送模式被選定為中斷模式，則當發送器從發送FIFO向發送移位寄存器傳輸數據時，可引起發送中斷的發送FIFO“空”狀態信號被激活。如表1所示。

2  FIFO串口通信的實現
FIFO重啟時，輸入和輸出的指針都指向FIFO中的第1個存儲位置。對FIFO的每次寫入操作會使輸入指針指向FIFO的下1個存儲位置，相應地每次讀取操作會使FIFO的輸出指針指向FIFO的上1個存儲位置。若指針需要從最后1個存儲位置移動到第1個存儲位置，則FIFO會自動實現這一過程而不需要任何對指針的重啟操作。FIFO內部除了包含輸入和輸出端口之外，通常還有其他狀態標志輸出，如空狀態和滿狀態。當FIFO已空或者已滿時，空狀態和滿狀態標志位就會有相應的輸出，即當FIFO已空時不能進行讀取操作，當FIFO已滿時不能進行寫入操作[2]。
2.1  配置特殊寄存器
 為了使目標系統能正常工作，必須配置相關的寄存器，如I/O口寄存器、串口控制寄存器和串口源/目的寄存器等。S3C44B0X有2個串口，這里以串口0為例，進行相關寄存器的配置。
/*I/O口配置，定義各相關引腳功能和上拉電阻狀態 */
rPCONC |=0xf0000000；
rPUPC |=0xc000；
rPCONE=(rPCONE &0x3ffeb)|0x28；
rPUPE |=0x6；
rPCONF=(rPCONF &0x3ff)+0x124800；
rPUPF |=0x1e0；
/* 定義串口0工作寄存器組 */
rULCON0=0x3； //正常模式，無奇偶校驗，1位停止位，8位數據位
 rUCON0=0x245；    //Rx為邊沿觸發，Tx為電平觸發，禁
//止超時中斷，產生接收錯誤中斷，普通傳送、
//發送與接收為中斷或輪詢模式
rUFCON0=(2<<6)|(1<<4)|(6)|1； //FIFO啟動需先復位
    　rUBRDIV0=(mclk/(baud*16))；  //mclk為60000000，baud為115200
2.2  FIFO串口發送模塊
  串口數據發送幀格式是可編程的，它包含1個開始位，5~8個數據位，1個可選的奇偶位和1~2個停止位，這些都可以通過線控制寄存器(UCONn)來設置。發送器也能夠產生發送中止條件。中止條件迫使串口輸出保持在邏輯0狀態，這種狀態保持超過1個傳輸幀的時間長度。通常在1幀傳輸數據完整地傳輸完之后，再通過這個全0狀態將中止信號發送給對方。中止信號發送之后，傳送數據將持續地放入到輸出FIFO中。要發送的數據被存放在定義的字符串指針uart0TxStr 中，串口發送模塊通過讀該字符串中的字符進行數據發送，核心源代碼如下：
void __irq Uart0_TxFifoInt(void)
{
/* 判斷FIFO發送緩沖區是否為滿或字符串結束 */
while( !(rUFSTAT0 & 0x200) && (*uart0TxStr !='\0'))
{
rUTXH0=*uart0TxStr++；
for(i=0；i<700；i++)；  //延遲，防止FIFO誤寫
}
rI_ISPC=BIT_UTXD0；
if(*uart0TxStr == '\0')
{    
              rINTMSK |= BIT_UTXD0； 
              rI_ISPC=BIT_UTXD0； 
     　}
}
2.3  FIFO串口接收模塊
　　接收的數據幀格式與發送一樣都是可編程的。它包括了1個起始位，5~8個數據位，1個可選的奇偶校驗位和1~2個停止位，這些都可以通過線控制寄存器(UCONn)來設置。接收器還可以檢測到溢出錯誤、奇偶校驗錯誤、幀錯誤和中止狀況，每種情況下都會將1個錯誤標志置位。
 (1)溢出錯誤表示新的數據已經覆蓋了舊的數據，因為舊的數據沒有及時被讀入。
(2)奇偶校驗錯誤表示接收器檢測到了意料之外的奇偶校驗結果。
(3)幀錯誤表示接收到的數據沒有有效的停止位。
 (4)中止狀況表示RxDn的輸入被保持為0狀態超過了1個幀傳輸的時間[3]。
 (5)在FIFO模式下接收FIFO不為空，但接收器已經在3個字時間內沒有接收到任何數據，就認為發生了接收超時狀況。
接收模塊將數據從接收移位寄存器中讀出后，首先被存儲到接收緩存數組keyBuf[ ]中。變量keyBufWrPt和keyBufRdPt指向緩存數組中當前寫數據和讀數據，當接收模塊往緩存數組中寫入1個字節后，keyBufWrPt加1；當Uart_IntGetKey從緩存數組中讀出1個字節后，keyBufRdPt加1。兩變量最大值為KEY_LEN，超過最大值時置零。接收模塊的核心代碼如下[4]：
/* 接收模塊將移位寄存器中的數據讀出到接收緩存數組中 */
void __irq Uart0_RxFifoInt(void)
{
    　rI_ISPC=BIT_URXD0；
if(rUFSTAT0==0)
Uart_Printf("time out\n")；
    　while( (rUFSTAT0&0xf) >0 )     //循環直到FIFO
//發送緩沖區為空
        {
  　　　　keyBuf[keyBufWrPt++]=rURXH0；   //讀取接收緩沖區數據存入緩存數組
  if(keyBufWrPt==KEY_BUFLEN)
      keyBufWrPt=0；
}
}
/* 定義1個函數從接收緩存數組中讀取數據 */
char Uart_IntGetkey(void)
{
 if(keyBufRdPt==KEY_BUFLEN)
 keyBufRdPt=0；
        while(keyBufWrPt==keyBufRdPt)；//等待直到FIFO被觸發
    　return keyBuf[keyBufRdPt++]；
}
2.4 FIFO容錯模塊
 除了接收FIFO寄存器之外，UART還具有1個狀態FIFO。狀態FIFO表示了在FIFO寄存器中，哪一個數據被毫無錯誤地接收。假設UART的FIFO連續接收到A、B、C、D、E字符，并且在接收B字符時發生了幀錯誤(即該字符沒有停止位)，在接收D字符時發生了奇偶校驗錯。雖然UART錯誤發生了，但不會產生錯誤中斷，因為含有錯誤的字符還沒有被CPU讀取。當字符被讀出時錯誤中斷才會發生，而且只有在讀出URXHn和UERSTATn寄存器后，FIFO錯誤狀態寄存器才會被清除[5]。容錯模塊核心代碼如下[6]。
void __irq Uart0_RxFifoErrorInt(void)
{
 rI_ISPC=BIT_UERR01；
    　Uart_Printf("UERSTAT0=0x%x\n"，rUERSTAT0& 0xf)；
    　while( (rUFSTAT0&0xf) >0 )
{
    keyBuf[keyBufWrPt++]=rURXH0；
     　　   if(keyBufWrPt==KEY_BUFLEN)；
  　　　  keyBufWrPt=0；
         }
}
3  實驗結果
 本實驗在S3C44B0X和ADS1.2平臺上實現，取得了預期的效果。在同等條件下(忽略溫度、電壓等外部因素變化)，在帶FIFO(FIFO)和不帶FIFO(Non-FIFO)時發送和接收所花時間如表2所示。

 　　以傳輸4 KB數據為例，由表2可知，使用FIFO時，發送和接收分別節省0.547 076 s和0.042 832 s時間。假定傳輸1 bit的數據用時為θs，傳輸數據量為n，則可知使用FIFO和不使用FIFO兩種情況下的用時差為15nθ/16s。由此可見，當傳輸數據量n越大時，采用FIFO的串口傳輸模式的用時越少、優越性越明顯。這也顯示了FIFO在串口傳輸較大數據量的工程應用中的重要性和必要性。
在串口通信應用越來越廣的背景下，提高串口通信速度顯得格外重要。本文以S3C44B0X微處理器為平臺，介紹的基于FIFO的串口雙機通信的原理和實現方法，該方法同時也適用于其他配置FIFO緩沖區的微處理器，具有很強的適用性和通用性，在學習、研究的同時，也為工程應用中的串口通信提供了參考模型。
參考文獻
[1] 田澤.嵌入式系統開發與應用[M].北京：北京航空航天大學出版社，2005.
[2] Samsung. S3C44B0X datasheet[EB/OL]. http：//pdf1.alldatasheet.com/datasheet-pdf/view/84253/SAMSUNG/S3C44-B0X.html，2003.
[3] 馬忠梅，英惠.ARM嵌入式處理器結構與應用基礎(第2版)[M].北京：北京航空航天大學出版社，2007.
[4] 嚴蔚敏，吳偉民.數據結構：C語言版[M].北京：清華大學出版社，1996.
[5] 胥靜.嵌入式系統設計與開發實例詳解：基于ARM的應用[M].北京：北京航空航天大學出版社，2005.
[6] 王宇行.ARM程序分析與設計[M].北京：北京航空航天大學出版社，2008.