近年來，物聯(lián)網(wǎng)技術(shù)蓬勃發(fā)展，470 MHz～510 MHz已經(jīng)作為中國智能電網(wǎng)的免費計量頻段開放使用。新的無線頻段的開放又大大推動了射頻電路的發(fā)展，在處理射頻電路的實際設計問題時，總會遇到一些非常困難的工作，RF收發(fā)芯片的輸出阻抗匹配電路就是其中之一。

    本文將采用EDA軟件ADS2008輔助設計工作在470 MHz～510 MHz的無線模塊，解決工作頻率為480 MHz的射頻電路的阻抗匹配問題，使得電路的輸出網(wǎng)絡部分獲得良好的阻抗匹配特性。在整個設計過程中射頻電路的設計過程得到簡化，設計成本明顯降低，設計周期大大縮短。
1 總體結(jié)構(gòu)概述
    根據(jù)應用需求以及功能要求，數(shù)傳模塊的設計主要包括五個基本部分：傳感器接口、主處理器、射頻芯片、供電單元以及擴展I/O接口。傳感器接口負責連接傳感器，對所關(guān)心的物理量進行測量并采集數(shù)據(jù)，提供給處理器單元進行處理；處理器單元負責數(shù)據(jù)處理、控制射頻芯片的收發(fā)工作；射頻芯片負責交換控制信息和相關(guān)數(shù)據(jù)；供電單元負責為節(jié)點提供運行所需的能量；擴展I/O接口可以實現(xiàn)節(jié)點平臺功能的擴展，以適應多種應用場合。節(jié)點的硬件體系結(jié)構(gòu)如圖1所示。

2 數(shù)字電路部分設計
2.1 數(shù)據(jù)處理單元
    本設計中主控制器采用TI公司的16 bit單片機MSP430F2274。這款芯片是一個16  bit、具有精簡指令集（RISC）、超低功耗的混合型單片機，其片上集成了豐富的外圍模塊，包括看門狗、定時器、硬件乘法器、A/D轉(zhuǎn)換器等[1]，根據(jù)其運行打開的模塊數(shù)目不同（即采用不同的工作模式），芯片的功耗有著顯著的差異，除了正常的活動模式外，它還具有5種低功耗模式(LPM0~LPM4)，待機模式下功耗為2.1 μW。利用JTAG接口，可以對片內(nèi)Flash方便編程，便于軟件的升級，非常適合作為低功耗無線傳感器節(jié)點的微控制器。
    本設計中為了降低功耗，不采用外部晶振?？刂破鞴ぷ麟妷簽?.3 V，當采集數(shù)據(jù)完成并發(fā)送成功以后，處理器進入省電模式，工作在LPM3模式下。
2.2 數(shù)據(jù)傳輸單元
    CC1100E是一款Sub-GHz高性能射頻收發(fā)器，適于極低功耗的RF應用，尤其適合于那些針對中國470 MHz～510 MHz短距離通信設備的無線應用[2]。CC1100E的發(fā)射電流60 mA～130 mA，接收靈敏度為-112 dBm，當空中波特率為1.2 Kb/s、接收電流小于20 mA時，這些都可以通過軟件編程來實現(xiàn)。
    由于CC1100E芯片內(nèi)部含有射頻部分，所以供電電源要和主控制芯片電源采用電感隔離，分成兩路電源，單獨供電的方式進行設計。
    CC1100E的4個SPI通信管腳(SI，SO，SCLK，CSn)分別連接到相應MSP430F2274的4個SPI引腳，即MOSI、MISO、UCLK、MCLK上。設置處理器為主機模式，CC1100E為從機模式。當處理器將CSn信號置為低電平時，處理器可以對CC1100進行寄存器讀寫和功能配置。完成相關(guān)的配置以后，處理器就能控制CC1100E芯片進行數(shù)據(jù)的無線收發(fā)和休眠模式的切換。
3 射頻前端電路設計
    CC1100E芯片工作在480 MHz時輸出阻抗是132+j2 Ω，通過巴倫電路使得差分輸出變成一路輸出，通過輸出阻抗匹配電路，連接到50 Ω天線。因此需要設計輸出阻抗匹配網(wǎng)絡部分。如何確定阻抗匹配網(wǎng)絡中的微帶傳輸線和元件的類型、參數(shù)以及連接關(guān)系，是射頻阻抗匹配優(yōu)化設計的關(guān)鍵。射頻前端阻抗匹配設計主要包括：(1)50 Ω微帶傳輸線的選型及相關(guān)參數(shù)的確定；(2)輸出阻抗匹配網(wǎng)絡中元件的類型、參數(shù)以及連接關(guān)系的確定。
3.1 RF電路微帶傳輸線的設計
    在實際實施中，當電路的頻率達到射頻甚至微波頻率時，電路之間的連線就要用微帶線。微帶線在電路中的主要作用有兩個：一是設計成具有一定特性阻抗的微帶線，可以有效地傳輸高頻信號；二是與其他固體器件如電感、電容等構(gòu)成一個匹配網(wǎng)絡，使信號輸出端與負載很好地匹配，從而可以使信號傳輸過程中的功率損耗減到最小[3]。
3.1.1 50 Ω微帶線的計算
    首先要設計480 MHz下特征阻抗為50 ?贅的微帶線。微帶線的厚度、寬度、微帶線與地層的距離以及電介質(zhì)的介電常數(shù)決定了微帶線的特性阻抗。在PCB板材材料、板厚確定的情況下，特征阻抗Z0=50 ?贅只取決于微帶線的寬度[4]，w/h按照下式計算：
 
3.2 輸出阻抗匹配網(wǎng)絡設計
    設計CC1100E芯片輸出阻抗匹配電路，然后版圖結(jié)合實際元件模型對輸出阻抗匹配電路的S參數(shù)進行優(yōu)化。
3.2.1 利用Smith圓圖設計輸出匹配網(wǎng)絡
    CC1100E芯片差分輸出阻抗經(jīng)過巴倫電路轉(zhuǎn)換成單端阻抗，差分阻抗通過巴倫電路轉(zhuǎn)換的單端輸出阻抗為79.5+j*6.7 Ω。在史密斯原圖工具設置源阻抗為79.5-j*6.7 Ω，負載阻抗為50 Ω。使用LC元件搭建的阻抗匹配電路如圖3所示。

    可以看出，未優(yōu)化的電路的S參數(shù)很不理想，無法得到最佳的匹配網(wǎng)絡性能。因此使用OPTIM優(yōu)化控件對匹配網(wǎng)絡的無源器件參數(shù)進行優(yōu)化。首先添加OPTIM優(yōu)化控制器，設置優(yōu)化器重復運行次數(shù)Maxlter為125次。將組成匹配網(wǎng)絡的電容和電感設置為可優(yōu)化，然后添加兩個優(yōu)化目標控件GOAL，優(yōu)化目標S11<0.1即-20 dB；S21>0.7即-3 dB。進行多次優(yōu)化，組后得到優(yōu)化后的S11和S21參數(shù)如圖5所示。

   通過多次優(yōu)化仿真，S11達到-33.518 dB，S21達到-0.314 dB，輸出匹配電路網(wǎng)絡性能參數(shù)得到優(yōu)化。根據(jù)

    在空曠場地進行實際測量，最大穩(wěn)定通信距離可達到160 m，數(shù)據(jù)丟包小于2%，設計符合指標要求。
    根據(jù)實際要求，設計和生產(chǎn)了工作在470 MHz～510 MHz的無線數(shù)傳模塊。由測量得到的數(shù)據(jù)可知，通過優(yōu)化阻抗匹配網(wǎng)絡設計，大大減小了輸出功率的損耗。由于受設備和測量條件的限制，對其他一些參數(shù)并未進行測量，這是下一步需要完善的地方。當有特殊應用場合需較大通信距離時，可以在CC1100E的輸出端加上功率放大器，提高發(fā)射功率；在RF輸入端加一級低噪聲放大器，以提高接收靈敏度。根據(jù)應用場合，對電路進行改進也是日后的工作重點之一。
參考文獻
[1] Texas Instruments公司.MSP430f2274數(shù)據(jù)手冊.2010.
[2] Texas Instruments公司.CC1100E中文數(shù)據(jù)手冊.2010.
[3] 李樹翀，韓振宇，劉新宇，等.RF模塊中微帶線的設計及實現(xiàn)[J].半導體技術(shù)，2005，30(2)：51-52.
[4] 清華大學微帶電路編寫組.微帶電路[M].北京：人民郵電出版社，1976.
[5] 李麗，廖海洲.基于Ansoft Designer的射頻功放電路阻抗匹配優(yōu)化[J].電子技術(shù)應用，2008，(12)：138-144.
[6] 徐興福.ADS2008射頻電路設計與仿真實例[M].北京：電子工業(yè)出版社，2009：180-190.