摘 要： 為在低過采樣率下設計出高性能的調制器，通過采用級間反饋和1位AD/DAC與多位AD/DAC的混合設計，降低多位DAC非線性化而帶來的噪聲，進一步改善輸出信號的信噪比。提出了一種應用于數字音頻放大器中的多位Σ-Δ調制器結構。
關鍵詞： Σ-Δ調制器 數模轉換器 信噪比 過采樣率
隨著電子系統數字化的不斷深入，人們對樂音信號回放的要求也越來越高，因此低失真、高效率的D類放大器已成為研究的熱點。但目前D類放大器大多是使用模擬脈寬調制，如果要放大數字信號，還需要DAC將數字信號轉換成模擬信號。實際上，可以直接對數字音頻信號進行數字脈寬調制來實現放大器的數字化[1]。基于數字脈寬調制的數字音頻放大器的基本結構如圖1所示。數字幅值編碼信號（PCM）送入過采樣電路，經過Σ-Δ調制器進行噪聲整形，再經過數字脈寬調制器調制成PWM脈寬信號，然后由PWM脈寬信號去控制功率轉換電路中的功率MOS管的開啟和關閉，輸出的功率信號經過低通平滑濾波器之后，即可重建原來的模擬音頻信號。Σ-Δ調制器在數字音頻放大器中起著關鍵的作用。在數字脈寬調制對數字信號進行PWM調制的過程中，由于PCM信號是對信號的幅值進行量化，而數字PWM調制是對信號在時域上做量化，因此必須將時域上的量化和信號幅值相關聯，即受幅值的調制，從而使輸出包含基帶的信息。一個n位的PCM碼，是通過對一個采樣周期內的采樣值經過2n級量化編碼得到的。如果讓轉換后的脈寬信號保持信號的精度，則在一個采樣周期內對一個采樣值在時域上也要做2n級量化。而加入了Σ-Δ調制器后，它將再次量化輸入的PCM信號，將輸入的高精度信號量化為低精度信號，而且仍然保持了信號的信噪比指標。量化位數的降低大大降低了數字脈寬fs·2n(fs為信號采樣率)，如果n減小一半，工作時鐘將成指數下降。因此Σ-Δ調制器的設計尤為重要。考慮到后級功率轉換器的效率和線性度及系統的功耗，而且調制器的過采樣率不會很高[2]，在設計系統時，將使用多位高階級聯的Σ-Δ調制器，以提高輸入信號的帶寬。
一般來說，高階Σ-Δ調制器比低階Σ-Δ調制器具有更好的性能。但大于二階的不能用線性模型描述，因為比較器的平均增益減小，使系統的穩定性下降。多級噪聲模型是解決穩定性較好的方案。該技術采用了多個級聯、穩定的一階回路，每階回路對上一級的積分器輸出與數模轉換器（DAC）輸出之差（量化噪聲）進行量化，最后差分求和輸出，它能夠使量化噪聲得到很好的抑制。多位結構的Σ-Δ調制器則可提高轉換速率和精度。對于一個給定的過采樣比和濾波器的階數，這種結構可以提供更大的動態范圍。多位調制器每增加1位，信噪比就能增加6dB，而且它還可以減少帶外的噪聲水平，降低對后級模擬濾波器的要求。但多位調制器的一個主要缺點是：由于在多位DAC中的元素不匹配而造成的積分非線性化問題，使每級的非線性化誤差得不到消除而逐漸累加而造成輸出結果惡化。本文提出了一種方法：在傳統的MASH結構基礎上，每級之間加一條反饋回路[3]。該方法能有效地消除多位DAC非線性化而帶來的誤差。
1 調制器原理
L階Σ-Δ調制器如圖2所示。Σ-Δ調制器的階數就是調制器前向通道積分器的個數。從圖中可以看出，L階Σ-Δ調制器的前向通道包括L個積分器和嵌于反饋回路的量化器，每個積分器的輸入均為前一個積分器的輸出與1位DAC的輸出之差。反饋回路的作用使得第一級積分器的凈輸入趨于零，即DAC的輸出與調制器的輸入信號X(n)基本相等，亦即X(n)≈Y(n)。
由于量化器為非線性元件，為了分析它所引入的量化誤差，需將量化器近似等效成一個相加性的白噪聲源e(n)，因此根據線性化系統疊加原理，得到調制器對信號和噪聲的傳輸函數如下：
從以上公式可以看出，增加階數、位數和過采樣率都可以讓調制器的信噪比和動態范圍有不同程度的提高。但隨著它們的提高，也會帶來負面影響。在過采樣率一定的情況下，增加位數能夠彌補階數變高而引起的動態范圍減小的問題，信噪比也會提高，但它引入的非線性誤差卻會使結果惡化。在減小多位系統中的DAC非線性化問題方面，人們提出了很多解決辦法，包括引入新的結構、校準技術、動態元素匹配技術（DEM）、雙端量化結構等[4]。在上述的方法中，動態元素匹配技術在解決多位系統中的非線性化問題中是應用最廣的。它通過計算出不匹配單元造成的誤差，從而得到一個修正算法，通常用得較多的算法有元素隨機化和元素旋轉等。但DEM的缺陷是強烈依靠它所使用的算法。例如DEM廣泛使用的DWA數據權重平均算法雖然能夠對第一階的噪聲進行整形，但是它也引入了信號依賴誤差而降低了動態范圍，雖然改進的雙向DWA算法能夠降低信號依賴誤差，但是使帶內的噪聲同時也增加了。因此，DEM大體上只是用在一階噪聲整形上[5]。為此本文提出了一種沒有采用DEM的4階級聯調制器的新方案，它在解決非線性化的問題上取得了較好的效果。
2 調制器結構
本文中沿用了參考文獻[3]的思想，將它的方案用在如圖3所示的更高階的系統中。在傳統的2-1-1 MASH級聯調制器的基礎上，除了第一級外，其余的每級上都有一個額外的DAC反饋回路接到上一級的積分器輸出端來使DAC的非線性誤差減小。傳統2-1-1 MASH Σ-Δ調制器的輸出如下：
可以看出最后一級的DAC誤差ed3已經被消除掉了，ed2的整形函數也比傳統的調制器提高了一階，只有ed1沒有得到整形，但它相對于傳統的結構在消除DAC非線性量化誤差方面已經有了明顯的提高。
每級AD/DA轉換器位數的選取取決于結果所需要的精度與DAC非線性誤差之和的折衷。顯然每級只有1位的系統可以完全避免非線性化問題，但是最后的精度可能不夠；相反，多位系統的精度雖然達到了，但必須重新審視非線性化問題。因此一個比較好的折衷辦法就是使用1位和多位的混合系統，系統的第一級為1位，而其余的為多位，這樣不僅能夠消除ed1，還可以使ed2足夠低。
當輸入信號很大時，為了防止過載，還必須縮放積分器的增益。增益系數是每級積分器的最大線性化輸出范圍和整個調制器信噪比的折衷。設定每個積分器的增益系數為a、b、c、d，利用上面的結論，若在開始的2階調制器中使用1位AD/DA轉換器，就可消除ed1。調制器的輸出為Y=abcd·z-4X+(1-z-1)4E3+d·z-1(1-z-1)3Ed2。
3 仿真結果
利用MATLAB對本文提出的改進結構和傳統的2-1-1結構(MASH結構)同時進行了行為仿真和比較。在本文提出的結構中，選擇積分器的增益系數分別為：a=1/2、b=2/5、c=1/2、d=1，它的第二級和第三級中AD/DA轉換器的位數都為4，且AD/DA轉換器的性能指標和MASH結構都一樣。而在4階MASH結構中，增益系數分別為：a=1/2、b=2/5、c=1、d=1。為了比較非線性化對2個調制器的影響，假定組成單元的最大不匹配值為0.1%，積分器最大非線性化范圍為±0.05LSB，設輸入信號頻率為1kHz，信噪比為-20dB，過采樣率為32，帶寬為20kHz，則可得出如圖4和圖5所示的2個調制器的功率頻譜密度。圖 4表明MASH結構中很小的DAC非線性誤差就很容易造成帶內干擾。而圖5所示的調制器盡管信噪比的峰值由于增益系數比較小而比MASH結構小，但其信噪比比MASH的要高。分析它們的信噪比還可以看出，由于DAC的非線性誤差，MASH結構的信噪比下降了18~20dB，而本文給出的結構只下降了3~4dB。二者之間15dB的差異充分表明了本文給出的結構在消除DAC非線性誤差方面比傳統的2-1-1級聯調制器要好得多。
4 結 論
本文分析了Σ-Δ調制器在數字音頻中的應用，著重介紹了Σ-Δ調制器的一個改進方案。實驗結果表明，本文提出的多位級聯Σ-Δ調制器能很好地避免DAC的非線性化問題，多位DAC中最后一級的誤差可以完全消除，而且它前面一級的誤差也可以得到整形。仿真結果表明它的信噪比比傳統的2-1-1級聯調制器要好得多。
參考文獻
1 Sandler M.Digital Amplification for Consumer Audio，Consumer Electronics[R].2000 ICCE.2000 Digest of Technical Papers.International Conference on，2000
2 Sherman J D.Class D Amplifiers Provide High Efficiency for Audio System[N].EDN Magazine，1995
3 Fang L，Chao K S.A Multi-bit Σ-Δ Modulator with DAC Error Cancellation[R].In：IEEE Proc 1999 International Symposium on Intelligent Signal Processing and Communication Systems，1999
4 Kinyua M K，Chao K S.High Resolution Multi-bit Sigmadelta Modulator Architecture[J/OL].In：IEEE Proc.40th Midwest Symposium on Circuits and Systems，1997
5 Baird R，Fiez T.Linearity Enhancement of Multi-bit Delta-Sigma A/D and D/A Converters using Data Weighted Averaging[J].IEEE Trans on Circuits Syst sec，1995；(42)