|
1、引言 手持式示波表由于便攜性及可由電池供電工作，逐漸被廣泛的應(yīng)用于現(xiàn)場測試，在應(yīng)用場合逐步拓展的同時，對手持示波表的性能要求也在不斷提高，這里主要是指要求高樣率的ADC和高速存儲；目前國內(nèi)示波表產(chǎn)品實時采樣率主要是250MSaps以下，尚無高于500MSaps產(chǎn)品出現(xiàn)，除了受器件成本限制外，另一個重要原因是由于高速采樣率帶來采集系統(tǒng)（高速ADC及FPGA）工作頻率大幅提高，直接導(dǎo)致系統(tǒng)功耗極大的增加，給系統(tǒng)散熱、延長系統(tǒng)工作時間等帶來極大的挑戰(zhàn)。因此，在能夠滿足提高采樣率的條件下實現(xiàn)低功耗設(shè)計是非常有意義的。 2、系統(tǒng)功耗組成 當(dāng)前手持示波表硬件系統(tǒng)的主要結(jié)構(gòu)如圖1所示：
其中信號調(diào)理模塊用于對被測信號的調(diào)理，這部分大多以衰減網(wǎng)絡(luò)、運算放大器及控制繼電器等構(gòu)成；數(shù)據(jù)采集模塊主要由高速ADC、FPGA及觸發(fā)電路等構(gòu)成；處理系統(tǒng)及人機交互模塊等由處理器、存儲器及輸入輸出結(jié)構(gòu)等組成；顯示模塊主要是指液晶屏，當(dāng)前流行的是真彩 LCD，示波表中大多采用320×240的分辨率；電源模塊通常由開關(guān)電源IC實現(xiàn)，當(dāng)然這里要求電源轉(zhuǎn)換效率盡可能的高。通常高采樣率示波表與低采樣率示波表的關(guān)鍵差別在于數(shù)據(jù)采集模塊的不同，數(shù)據(jù)采集模塊中ADC采樣率的提高，必然帶來其功耗的增大，這也必然要求電源模塊的輸出功率增大，而其他模塊相對于采樣率的高低是獨立的，其功耗相對差異較小，不會因為采樣率的提高而有變化。 2.1 高速ADC與功耗
數(shù)據(jù)采集模塊中的ADC決定了系統(tǒng)的采樣率，采樣速率不同，ADC的功耗差異是非常大的，如表1所示，其中AD9288與AT84AD004功耗相差有1.5W之多，而這僅僅是ADC之間的差異，實際上，根據(jù)CMOS集成電路平均動態(tài)功率消耗的經(jīng)典公式： 在設(shè)計高采樣率示波表之前明確其中的高采樣率應(yīng)用需求場合，以及示波表的大多數(shù)的工作使用狀態(tài)，對于系統(tǒng)方案的具體實施是非常重要的。示波表處于不同的工作狀態(tài)，對其內(nèi)部的采集系統(tǒng)要求是不同的。 （1），高采樣率示波表較相對低采樣率的示波表而言，其高的采樣率僅僅用在少部分的高速時基檔位下。比如，某500MSaps采樣率的示波表，時基檔位從5s/div~5ns/div，一共 27個檔位，其中僅7個時基檔位對應(yīng)于最高速500MSaps采樣率，此時要求ADC工作在最高采樣狀態(tài)下，而慢速時基檔位則對應(yīng)于低速采樣率，此時的高速ADC具有的高采樣率是不必要的；顯然兩種采樣狀態(tài)下，ADC的功耗差異會非常大的，應(yīng)該合理的利用這種采樣率的動態(tài)差異，根據(jù)時基檔位動態(tài)的調(diào)整ADC的采樣時鐘，達到在低速時基檔位降低系統(tǒng)功耗的目的。 （2）通道的工作狀態(tài)影響系統(tǒng)功耗，用戶大多數(shù)時候僅僅使用示波表的一個通道進行測量而關(guān)閉另一個通道，此時，如果將對應(yīng)通道的采樣ADC設(shè)置為休眠，是非常有利于減小功耗的；另外值得注意的是一般示波表中每個信號調(diào)理通道消耗約1W，觸發(fā)通道等消耗約0.5W，單通道工作的時候休眠另一個通道或關(guān)閉其電源，也將減小可觀的功耗；另外，用戶使用示波表會經(jīng)常對采集后的波形數(shù)據(jù)進行觀察和分析等，此時示波表工作在停止狀態(tài)，可將ADC完全休眠并關(guān)閉通道部分電源等，這會極大的降低不必要的功耗。 3、實現(xiàn)方案對比 某型號高采樣率手持示波表要求雙通道，每通道500MSaps，分辨率8bit，這里給出兩套數(shù)據(jù)采集方案進行對比分析。 方案一：單片高速ADC直接實現(xiàn)。這里可選AT84AD004，是雙通道500MSaps的高速ADC，要求輸入500MHz PECL電平的采樣時鐘，通常這種高速時鐘不能由FPGA提供，需選用專用時鐘器件;AT84AD004內(nèi)部兩個通道可以獨立控制是否休眠，一定程度上達到節(jié)省功耗的目的; 對于這類高速的ADC，其時鐘方案實現(xiàn)的靈活性不高，采樣時鐘頻率通常固定，不易動態(tài)更改。 方案二：多片相對低速ADC拼合實現(xiàn)500MSaps。針對要求，這里可通道選擇兩片AD9481交替采集實現(xiàn)，該方案需提供兩對相差180度的250MSaps的時鐘，共四路時鐘，這種情況，完全可以由FPGA直接提供實現(xiàn)。該方案最大特點在于時鐘靈活性高，比如在慢速時基檔位下，可以在FPGA中靈活設(shè)置不同頻率的采樣時鐘，達到動態(tài)減小功耗的目的。
根據(jù)示波表工作的不同狀態(tài)，對兩種方案的ADC部分功耗情況進行了對比，如表2所示。 其中Po是指采用單片AT84AD004因為需要的額外時鐘器件而帶來的功耗，大約200mW，全速/雙通道是指示波表雙通道都處于運行狀態(tài)，且ADC工作在最高采樣率500MSaps情況下，慢速是指示波表工作在慢時基檔位，ADC的工作采樣率 250MSaps。
兩種方案的ADC方案功耗對比如圖2所示： 所以，在拼合采樣質(zhì)量滿足要求的情況，手持示波表中數(shù)據(jù)采集方案采用多片ADC拼合采集方案更具有高的靈活性，功耗更低。 在實際方案驗證過程中，對兩種方案的采樣質(zhì)量進行了對比測試，在最高采樣率500MSaps情況下，方案二通過FPGA產(chǎn)生兩路相位差180度的250MHz采樣時鐘分別送到兩片ADC中，進行交替采樣，得到的有效位數(shù)僅比方案一有的效位數(shù)低約0.3bit，完全滿足示波表的應(yīng)用要求，而由此換來的低功耗則是非常可觀的。 4、其他低功耗策略 在設(shè)計示波表過程中，除以上討論的數(shù)據(jù)采集系統(tǒng)低功耗設(shè)計及注意電源模塊高效率外，做好以下幾方面將有利于優(yōu)化整機功耗。 （1） 處理器系統(tǒng)的低功耗管理；在處理及運算要求低的狀態(tài)情況下，應(yīng)注意適當(dāng)降低處理器及存儲器的運行時鐘頻率，這部分能夠降低的功耗還是比較明顯。 （2）液晶背光的管理；液晶模塊的功耗主要是來自液晶的背光，這里一般采用直流LED背光方式，通過專用的LED背光驅(qū)動IC，可以調(diào)節(jié)LED背光的明暗強度，強背光和弱背光功耗差別較大。 （3）合理設(shè)計開機順序。在硬件設(shè)計中，比如默認狀態(tài)下，示波表的信號調(diào)理模塊、高速ADC采集模塊、液晶背光等均為節(jié)電控制狀態(tài)，開機時，先啟動處理系統(tǒng)模塊，然后在逐步啟動如液晶背光、模擬信號調(diào)理模塊、數(shù)據(jù)采集系統(tǒng)等，這樣可以有效降低開機時的沖擊電流，達到保護電池和節(jié)電的目的。 5、結(jié)論
在手持示波表中采用多片相對低速的ADC交替采樣，拼合實現(xiàn)高采樣率的方法，不僅有利于實現(xiàn)低功耗動態(tài)管理，而且較低的數(shù)據(jù)流對于后端數(shù)據(jù)接收和存儲是易于實現(xiàn)，另外采集系統(tǒng)的硬件成本也會大大降低。圖4是對整機運行在不同工作狀態(tài)時測試的功率消耗對比圖，這里在不同狀態(tài)下主要對ADC及模擬信號調(diào)理通道等進行了低功耗管理。
|
|
出處：中國測控網(wǎng) |
