CCD（Charge Coupled Devices）以其高靈敏度、較寬的動(dòng)態(tài)范圍以及較高響應(yīng)速度，成為當(dāng)前的主流圖像傳感器之一。以CCD為核心的圖像處理系統(tǒng)包括CCD陣列、模擬前端AFE(Analog Front End)和數(shù)字處理模塊，其中模擬前端是實(shí)現(xiàn)前端CCD原始圖像模擬輸入信號到后端數(shù)字處理信號轉(zhuǎn)換的關(guān)鍵環(huán)節(jié)，其性能直接決定了系統(tǒng)成像的圖像質(zhì)量。本文以ADI雙通道、14 bit串行輸出高速圖像預(yù)處理芯片AD9978A為AFE設(shè)計(jì)了一套CCD黑白數(shù)字?jǐn)z像機(jī)，在提高數(shù)據(jù)傳輸和處理速率的同時(shí)，保證圖像的均勻性。

1 系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
1.1 系統(tǒng)電路組成
    系統(tǒng)電路主要由CCD芯片、驅(qū)動(dòng)電路、可編程脈沖發(fā)生器PPG（Programmable Pulse Generator）、前端處理電路（Front End）、FPGA、EPLD、LVDS接口電路和二次電路等部分組成，如圖1所示。

    系統(tǒng)以FPGA為核心，協(xié)同可編程脈沖發(fā)生器產(chǎn)生主時(shí)鐘以及各種時(shí)序信號，經(jīng)由時(shí)鐘驅(qū)動(dòng)、控制前端處理電路將CCD輸出的模擬信號進(jìn)行模擬前端放大、相關(guān)雙采樣及增益控制(VGA)后完成A/D轉(zhuǎn)換，產(chǎn)生的14 bit采樣數(shù)據(jù)以串行LVDS信號輸出至FPGA進(jìn)行圖像輸出信號合成，最后由EPLD完成圖像輸出信號的轉(zhuǎn)發(fā)。
1.2 系統(tǒng)的具體實(shí)現(xiàn)
1.2.1 CCD芯片
    系統(tǒng)采用Dalsa公司的1 024×1 024幀轉(zhuǎn)移面陣CCD FTT1010M[1]作為圖像傳感器。該芯片由成像區(qū)（Image Section）和存儲(chǔ)區(qū)（Storage Section）組成。有兩種輸出模式：一種是單通道（左端W）輸出，其特點(diǎn)是所需A/D資源少，所成圖像無需拼接，但是速度慢；另一種是雙通道（左端W，右端X）輸出，其特點(diǎn)是速度快，但需雙路A/D資源，且成像需要拼接。
1.2.2 模擬前端處理電路(AFE)
    由于CCD輸出的是帶有暗電流噪聲影響和輸出放大器復(fù)位脈沖串?dāng)_的模擬信號，因此必須進(jìn)行圖像處理才能為后續(xù)電路使用。本系統(tǒng)選用ADI公司的AD9978A[2]作為圖像預(yù)處理芯片，它采用雙通道技術(shù)，同步進(jìn)行包括相關(guān)雙采樣(CDS)、增益控制(VGA)、A/D轉(zhuǎn)換的CCD信號處理流程，并使用LVDS串行輸出方式輸出；自帶精確時(shí)鐘控制核心，不僅為CDS提供了數(shù)據(jù)采樣時(shí)鐘和保持時(shí)鐘，更為整個(gè)CCD信號處理部分提供了同步時(shí)間序列，其結(jié)構(gòu)如圖2所示。

1.2.3 可編程脈沖產(chǎn)生器（PPG）
    可編程脈沖產(chǎn)生器采用Dalsa公司推出的專用芯片DPP2010A[3]，主要用于產(chǎn)生CCD所需的水平轉(zhuǎn)移時(shí)鐘、復(fù)位信號以及前端處理器所需的主時(shí)鐘AFECLK。它是一款可為Dalsa公司的全幀和幀轉(zhuǎn)移圖像傳感器提供高頻脈沖的可編程IC。當(dāng)系統(tǒng)采用不同型號的CCD來產(chǎn)生不同時(shí)序時(shí)，其完全的再編程能力使得不必對硬件進(jìn)行重新設(shè)計(jì)，只需重新編寫配置文件寫入器件即可。
1.2.4 系統(tǒng)控制器
    作為整個(gè)CCD相機(jī)的核心部分，系統(tǒng)控制器選用Xilinx Spartan3系列的XC3S400。該芯片擁有40萬個(gè)邏輯門，包含5個(gè)基本可編程功能結(jié)構(gòu)：可配置邏輯塊(CLBs)、輸入輸出部件組(IOBs)、塊RAM、乘法塊以及數(shù)字時(shí)鐘管理模塊(DCM)，主要用于產(chǎn)生主時(shí)鐘、CCD的成像區(qū)和存儲(chǔ)區(qū)垂直驅(qū)動(dòng)時(shí)鐘以及對串行A/D數(shù)據(jù)的解調(diào)，并能提供圖像預(yù)處理的功能。
1.2.5 LVDS接口電路
      LVDS接口電路主要由EPLD和串行調(diào)制解調(diào)器組成。EPLD主要用于產(chǎn)生LVDS芯片時(shí)鐘，并完成接口控制命令解析和轉(zhuǎn)發(fā)的功能。該部分選用Xilinx公司的XCR3128為核心，搭配NS公司的DS92LV1021和DS92LV1210對控制命令、圖像數(shù)據(jù)和同步信號進(jìn)行調(diào)制解調(diào)。
2 AD9978A的性能分析
    雙通道技術(shù)是在圖像傳輸和數(shù)據(jù)處理過程中，將圖像分成左、右獨(dú)立的兩塊，利用兩個(gè)相同的通道分別取址傳輸，以達(dá)到提高傳輸速率和數(shù)據(jù)處理速率的目的。
    傳統(tǒng)AFE芯片只設(shè)計(jì)了單通道，要實(shí)現(xiàn)雙通道技術(shù)，需要兩片同類型芯片并聯(lián)工作。但是，由于工作環(huán)境和外圍硬件電路本身?xiàng)l件均不能保證相似性，會(huì)產(chǎn)生較明顯的整體亮度和反差不一致, 影響圖像拼接效果。AD9978A采用雙通道技術(shù)，在硬件上保證了雙通道傳輸過程中的工作環(huán)境，如工作溫度等的大體一致，同時(shí)內(nèi)部時(shí)鐘控制核心系統(tǒng)保證了數(shù)據(jù)處理過程中的同步性。因此，在一片芯片上即可實(shí)現(xiàn)雙通道數(shù)據(jù)傳輸和數(shù)據(jù)處理，以提高傳輸速率和處理速率。
2.1 AD9978A外圍電路分析
    AD9978A的外圍電路如圖3所示，共有3.3 V和1.8 V兩種供電電壓，其中模擬電源（AVDD）、數(shù)字電源（DVDD）和LVDS驅(qū)動(dòng)電源必須由同一個(gè)1.8 V電壓供應(yīng)，而接口電源（IOVDD）則需要供應(yīng)3.3 V。AVDD與AVSS之間需通過去耦電容接地，以達(dá)到去除紋波、抗干擾的效果。
    在布線時(shí)， LVDS信號線需遠(yuǎn)離主時(shí)鐘(CLI)以防止串?dāng)_；同時(shí)，每對LVDS信號線之間也要盡可能遠(yuǎn)離，以免產(chǎn)生寄生電容。
2.2 AD9978A寄存器功能分析
    AD9978A擁有強(qiáng)大的寄存器集合，能滿足用戶希望方便可調(diào)前端處理功能的需求，其配置流程圖如圖4所示。配置時(shí)，所有寄存器必須遵循嚴(yán)格的先后順序。
    (1)Soft Reset：需對所有內(nèi)部寄存器進(jìn)行軟復(fù)位設(shè)置，在這一過程中需延遲一段時(shí)間以保證復(fù)位成功。
    

    本設(shè)計(jì)以AD9978A為主要研究對象，采用專用集成芯片構(gòu)成了CCD驅(qū)動(dòng)電路。經(jīng)實(shí)驗(yàn)證明，AD9978A在雙通道圖像處理上提供了較好的均勻性（在半飽和度情況下，非均勻性低于1.9%）。為了得到更高質(zhì)量的圖像，還需添加去光暈等圖像處理算法。由于AD9788A最大可處理14 bit數(shù)據(jù)，本設(shè)計(jì)僅采用低10位數(shù)據(jù)，系統(tǒng)具有很寬的可調(diào)動(dòng)態(tài)范圍。
參考文獻(xiàn)
[1] Datasheet Archive.FTT1010M 1M frame transfer CCD image sensor[Z].Canada：DALSA Professional Imaging，2007.
[2] Datasheet Archive.AD9978A dual-channel，14-bit HD image signal processor with precision timing core[Z].USA：ADI，2008.
[3] Datasheet Archive.DPP2010A HF pulse pattern generator[Z].Canada：DALSA Professional Imaging，2008.