摘  要： 設(shè)計了一款具有4級流水線結(jié)構(gòu)的16位RISC嵌入式微處理器。針對轉(zhuǎn)移指令，未采用慣用的延遲轉(zhuǎn)移技術(shù)，而是通過在取指階段增加相應(yīng)的硬件結(jié)構(gòu)實現(xiàn)了無延遲轉(zhuǎn)移。采用內(nèi)部前推技術(shù)解決了指令執(zhí)行過程中的數(shù)據(jù)相關(guān)。同時通過設(shè)置相應(yīng)的硬件堆棧實現(xiàn)了對中斷嵌套和調(diào)用嵌套的支持。整體系統(tǒng)結(jié)構(gòu)采用Verilog HDL語言設(shè)計，指令系統(tǒng)較完善。在軟件平臺上的仿真驗證初步表明了本設(shè)計的正確性。
關(guān)鍵詞： 微處理器；流水線；精簡指令集；現(xiàn)場可編程門陣列；嵌入式系統(tǒng)

　隨著微電子及EDA技術(shù)的高速發(fā)展，可編程邏輯器件的研發(fā)與應(yīng)用也取得了長足的進(jìn)步。其中，基于現(xiàn)場可編程門陣列（FPGA）的片上系統(tǒng)（System on Chip）在嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。與傳統(tǒng)的專用集成電路（ASIC）相比，其具有開發(fā)周期短、設(shè)計簡單靈活等特點。
　本文描述了基于FPGA的16 bit嵌入式微處理器的結(jié)構(gòu)設(shè)計。該處理器采用程序存儲器與數(shù)據(jù)存儲器分離的哈佛型結(jié)構(gòu)，采用精簡指令集（RISC），指令面向寄存器操作，加快了運行速度，簡化了控制邏輯。
1 系統(tǒng)結(jié)構(gòu)設(shè)計
　該處理器執(zhí)行指令時按照取指（IF）、譯碼（ID）、執(zhí)行（EX）和結(jié)果保存（WR）4個階段依次進(jìn)行。由于采用4級流水線結(jié)構(gòu)，每個時鐘周期能完成一條指令的執(zhí)行。
1.1 指令系統(tǒng)
　該處理器采用RISC型指令，設(shè)置了數(shù)據(jù)傳送、算術(shù)邏輯運算和程序控制3大類共21條指令，指令格式固定，每條指令長度為32 bit。
1.2 硬件結(jié)構(gòu)
　該處理器共有4級流水線，因此可將硬件基本劃分為取指、譯碼、執(zhí)行和結(jié)果保存4部分。
1.2.1 取指
　取指部分結(jié)構(gòu)如圖1所示。與參考文獻(xiàn)[1]中提及的處理器取指部分相比，其增加了PC選擇生成器G_PC，通過它實現(xiàn)了無延遲的程序轉(zhuǎn)移指令。

　G_PC是本部分的核心，其部分Verilog HDL實現(xiàn)代碼如下：
……
　input inta，z；//inta為中斷請求信號
　//z為譯碼部分回送的信號，用于jz、jnz指令
　input[4：0]p_op_code；//指令操作碼，即inst[28：24]
　output status_up，status_down，epc_up，epc_down；
　//對status和EPC進(jìn)行出入棧控制
　output s2；//對將要壓入EPC中的返回地址進(jìn)行選擇
　output cover；//控制EPC頂部單元數(shù)據(jù)是否被mux2送來的數(shù)據(jù)覆蓋
　output[1：0]s1；//s1對下條指令的取指地址進(jìn)行選擇
　reg status_up，status_down，epc_up，epc_down，s2；
　reg[1：0] s1；
　always begin
　case（p_op_code）
　//根據(jù)指令的操作碼來產(chǎn)生信號的輸出
      5′b00000：begin//此操作碼對應(yīng)add ra，rb，rc指令
     if（inta）begin
　//如果有符合優(yōu)先級條件的中斷請求則inta為1
            status_down=1；
　//控制status在下個時鐘沿將s0壓棧
            status_up=0；
            epc_down=1；
　//控制EPC下個時鐘沿將相應(yīng)的返回地址壓棧
            epc_up=0；
            s1=3；
　//選擇中斷入口地址add_int作下條指令地址
            s2=0；
　//選擇當(dāng)前指令地址加4作為返回地址壓入EPC
　cover=0；//EPC頂部數(shù)據(jù)不被覆蓋
   end
     else begin//無符合優(yōu)先級條件的中斷請求
            status_down=0；
            status_up=0；
            epc_down=0；
            epc_up=0；
            s1=0；//下條指令地址為當(dāng)前指令地址加4
            s2=1′bx；//s2為無關(guān)信號，0或1均可
            cover=0；
   end
      end
……
　//其他指令類似，根據(jù)操作碼及是否有中斷請求來生成相應(yīng)的輸出信號
　endcase
　end
　優(yōu)先編碼器coder則從硬件電路上實現(xiàn)了中斷源的優(yōu)先級，即3號中斷優(yōu)先級最高，然后依次遞減（3號中斷的優(yōu)先級值為4，2號中斷的優(yōu)先級值為3，1號中斷為2，0號中斷為1）。coder的輸出信號s0既代表了中斷的優(yōu)先級，又起到了選擇中斷入口地址的作用。
　取指部分的具體工作流程如下。
　（1）假設(shè)此時指令地址add_pc在ROM中對應(yīng)的指令inst為sub r0，r1，r2，此類語句不會使下一條指令地址發(fā)生轉(zhuǎn)移。同時假設(shè)沒有中斷信號產(chǎn)生，于是當(dāng)下一個時鐘上升沿到達(dá)時，由G_PC生成的控制信號s1將add_pc+4選通送入PC寄存器中，即取出物理地址相鄰的下一條指令（加4是因為一條指令有32 bit，共4 B）。
　假設(shè)add_pc在ROM中對應(yīng)的指令inst為sub r0，r1，r2，且中斷狀態(tài)棧status頂部單元數(shù)據(jù)為0。此時有中斷信號0和中斷信號2產(chǎn)生，優(yōu)先編碼器coder生成的s0為2號中斷的優(yōu)先級3（大于status頂部數(shù)據(jù)0），于是中斷請求信號inta有效。當(dāng)下一個時鐘上升沿到達(dá)時，G_PC生成的s2信號和epc_down信號將add_pc+4壓入返回地址棧EPC中，s0和由G_PC產(chǎn)生的信號s1將2號中斷的入口地址v2送入PC寄存器中（0號中斷被忽略掉），同時將s0的值3（即2號中斷的優(yōu)先級）壓入中斷狀態(tài)棧status頂部。
　（2）假設(shè)此時add_pc在ROM中對應(yīng)的指令inst為絕對跳轉(zhuǎn)jump 100，即程序轉(zhuǎn)移到地址100處開始執(zhí)行，且沒有中斷信號產(chǎn)生。則當(dāng)下一個時鐘上升沿來臨時，由G_PC產(chǎn)生的s1等控制信號將inst[23：16]（此時為100）送入PC寄存器中開始執(zhí)行。
　假設(shè)此時add_pc在ROM中對應(yīng)的指令inst為絕對跳轉(zhuǎn)jump 100，但此時有中斷信號1產(chǎn)生（且假設(shè)此時status頂部值小于2），則inta為1。于是G_PC產(chǎn)生的控制信號將inst[23：16]（即100）壓入EPC頂，將中斷1的優(yōu)先級（即s0的值2）壓入status頂部，將中斷1的入口地址送入PC寄存器中,開始響應(yīng)中斷。如果之后又產(chǎn)生優(yōu)先級大于2的中斷，則將相關(guān)數(shù)據(jù)壓棧后響應(yīng)中斷，若產(chǎn)生中斷的優(yōu)先級小于或等于2，則被忽略不執(zhí)行。
　條件轉(zhuǎn)移jz、jnz與jump指令類似，只是當(dāng)譯碼階段產(chǎn)生的Z信號為1時，jz跳轉(zhuǎn)，Z為0時jnz跳轉(zhuǎn)。通常比較指令comp后面緊跟條件轉(zhuǎn)移指令來實現(xiàn)程序轉(zhuǎn)移控制。
（3）假設(shè)此時add_pc在ROM中對應(yīng)的指令inst為調(diào)用指令call 100，執(zhí)行此條指令時忽略所有中斷請求信號，將add_pc+4壓入EPC中后，將inst[23：16]（即100）送入PC寄存器中開始執(zhí)行調(diào)用程序。
（4）假設(shè)此時add_pc在ROM中對應(yīng)的指令inst為中斷返回指令int_ret，且沒有高優(yōu)先級的中斷產(chǎn)生，則EPC頂部的數(shù)據(jù)add_ret送入PC寄存器中，同時，EPC和status中的頂部數(shù)據(jù)彈出，其余數(shù)據(jù)依次上移一位。
　假設(shè)此時add_pc在ROM中對應(yīng)的指令inst為中斷返回指令int_ret，但有優(yōu)先級比status頂部單元數(shù)據(jù)高的中斷信號產(chǎn)生，則G_PC產(chǎn)生的cover信號有效，status頂部數(shù)據(jù)被新的中斷優(yōu)先級值所覆蓋，EPC維持不變，同時響應(yīng)新中斷。
（5）調(diào)用返回指令call_ret與中斷返回指令int_ret類似，不過執(zhí)行時status中的數(shù)據(jù)不彈出。
1.2.2 譯碼
　譯碼部分結(jié)構(gòu)如圖2所示。

　譯碼部分核心是控制單元ctrl。為了解決流水線的數(shù)據(jù)相關(guān)，采用了內(nèi)部前推的方法，將執(zhí)行部分產(chǎn)生的數(shù)據(jù)result回送至本部分。將比較單元comp產(chǎn)生的信號Z送至譯碼部分，使得條件跳轉(zhuǎn)指令（jz、jnz）在取指階段就能實現(xiàn)，從而實現(xiàn)無延遲跳轉(zhuǎn)。
　本部分中的寄存器堆reg_file在時鐘下降沿且寫信號l_e_w_reg有效時執(zhí)行寫數(shù)據(jù)操作（實現(xiàn)結(jié)果保存WR這一部分的功能）。ctrl產(chǎn)生的一部分控制信號通過執(zhí)行控制寄存器EXR送至下一級使用。
1.2.3 執(zhí)行
　執(zhí)行部分的結(jié)構(gòu)如圖3所示。此部分核心是算術(shù)邏輯運算單元ALU，前面譯碼部分的ctrl產(chǎn)生的運算控制碼alu_code指定運算操作，運算結(jié)果c_out送入5/1選擇器mux6。關(guān)于mux6的其余4路數(shù)據(jù)對應(yīng)的指令為：dout對應(yīng)load ra，imme即將數(shù)據(jù)存儲器中指定地址單元M[imme]的數(shù)據(jù)送入ra號寄存器中；ds對應(yīng)pop ra，即將數(shù)據(jù)堆棧stake棧頂?shù)臄?shù)據(jù)彈入ra號寄存器中；e_imme對應(yīng)指令val ra，imme送立即數(shù)imme入ra號寄存器；e_db對應(yīng)mov ra，rb即將rb號寄存器中的數(shù)據(jù)送入ra號寄存器中。

1.2.4 結(jié)果保存
　這里的結(jié)果保存是針對目的地址為寄存器的指令，如算術(shù)邏輯運算指令、寄存器之間的數(shù)據(jù)傳輸指令等。工作流程即將圖3中RSR的l_e_ra、l_e_w_reg、l_result信號送入圖2中的reg_file。當(dāng)時鐘下降沿到達(dá)且l_e_w_reg有效時，數(shù)據(jù)l_result被寫入l_e_ra號寄存器中。
2 仿真驗證
　為了驗證該設(shè)計，利用Altera公司的Quartus II軟件進(jìn)行仿真驗證。仿真時設(shè)計在取地址為32的指令時出現(xiàn)0號中斷，在取地址為52的指令時出現(xiàn)1號中斷。實際執(zhí)行時，1號中斷嵌套在0號中斷之中。對應(yīng)中斷的入口地址分別為48、68。仿真結(jié)果如圖4所示。

　圖4中a0~a6分別顯示的是r0~r6號寄存器中的數(shù)據(jù)；v0、v1分別是0號中斷、1號中斷的入口地址；pc_num是處在取指階段的指令的地址；ints是中斷輸入信號，ints=1、ints=2分別表示外設(shè)請求1號中斷、外設(shè)請求2號中斷。從圖4中可以看出：
　（1）幾乎每條處在取指階段的指令都要經(jīng)過3個時鐘上升沿和一個時鐘下降沿后才執(zhí)行完畢。這是因為指令取指完成后，還要經(jīng)過譯碼、執(zhí)行和結(jié)果保存3個階段，并且結(jié)果保存是在時鐘下降沿完成的。但由于是流水線結(jié)構(gòu)，故等效于每一個時鐘執(zhí)行一條指令。
　（2）當(dāng)取到地址為pc_num=32的指令時，中斷信號1產(chǎn)生，于是下條指令的取指地址為1號中斷入口地址48。執(zhí)行1號中斷的子程序到52時，中斷信號2產(chǎn)生，于是響應(yīng)2號中斷，下條指令地址為2號中斷入口地址68（2號中斷子程序就一條返回指令）。
　（3）當(dāng)執(zhí)行地址為24的jump 0指令時，下條指令地址為0，實現(xiàn)了無延遲轉(zhuǎn)移。
　綜上所述，經(jīng)初步驗證，該設(shè)計能實現(xiàn)4級流水線結(jié)構(gòu)，并具備中斷及其嵌套、無延遲轉(zhuǎn)移等功能。
本文設(shè)計了一種基于FPGA的16 bit嵌入式RISC微處理器。該處理器主要特點是通過增加硬件結(jié)構(gòu)實現(xiàn)了對轉(zhuǎn)移指令的無延遲實現(xiàn)以及對中斷及調(diào)用指令的支持。在下一步工作中將優(yōu)化結(jié)構(gòu)設(shè)計，增加外圍設(shè)備，逐步構(gòu)成一個高性能的單片系統(tǒng)。
參考文獻(xiàn)
[1] 李亞民.計算機原理與設(shè)計[M].北京：清華大學(xué)出版社，2011.
[2] 鄭緯民，湯志忠.計算機系統(tǒng)結(jié)構(gòu)[M].北京：清華大學(xué)出版社，1998.
[3] 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計教程[M].北京：北京航空航天大學(xué)出版社，2008.
[4] 于洋，肖鐵軍，丁偉.面向教學(xué)的16位CISC微處理器的設(shè)計[J].計算機工程與設(shè)計，2010，31（16）：3584-3587.
[5] 張英武，袁國順.32位嵌入式RISC處理器的設(shè)計與實現(xiàn)[J].微電子學(xué)與計算機，2008，25（6）：14-17.
[6] 曾舒婷，楊志家.高性能PLC專用指令集處理器設(shè)計與仿真[J].微電子學(xué)與計算機，2011，28（7）：76-81.