無線局域網(WLAN)連接技術是有線接入方式的補充和發展，它可以實現移動上網。近年來，WLAN技術迅速發展，在日常通信中發揮著舉足輕重的作用，迅速成為了研究熱點^[1]。
    射頻收發前端作為無線局域網通信系統的重要組成部分, 正面臨著高集成度、低功耗、低價格等各種挑戰。收發機的主要性能主要由射頻前端決定。要提高收發前端的集成度,關鍵是提高接收機中模擬前端的集成度。在無線局域網整個接收系統中，低噪聲放大器(LNA)用來放大信號和抑制噪聲干擾，同時提高系統的靈敏度。因此，LNA的性能影響整個接收系統的性能，有著至關重要的作用[2-3]。
    本文首先介紹無線局域網收發機射頻前端的技術要求，設計了一個高性能的應用于2.4 GHz無線局域網前端的LNA，最終完成的芯片集成了LNA、PA和收發開關電路，包含了現今無線通信所需要的射頻功能，并最終進行了流片，芯片測試結果良好。
1 電路設計
1.1 射頻前端的結構
    一般WLAN射頻系統模擬信號部分架構如圖1所示，射頻收發機前端主要由發射機、接收機和收發開關組成。

    收發機射頻前端接收部分接收從天線傳來的信號，通過LNA放大信號，并將放大后的信號進行下變頻，一般射頻前端部分采取模擬電路實現[1]。進行射頻接收機設計時,主要考慮系統噪聲系數、接收機靈敏度等，因此合理設計低噪聲放大器以獲得很好的噪聲性能、增益和線性度非常重要。
    射頻前端發射部分將從基帶進來的信號進行上變頻到適合的高頻頻段，再經PA放大得到足夠的功率后發射出去。PA是射頻發射部分的關鍵電路,對其性能要求很高，而且要為射頻系統與外界通信提供足夠的發射功率,其功耗較大,因此功率放大器需具有很高的效率和功率增益。
    移動通信的收發信機共用一根天線，天線與收發機之間必須有效地進行收發轉換和隔離。天線共用器可以是一個開關[3]。
    本文完成的是LNA部分原理圖和版圖的設計，并最終集成了LNA、PA以及開關部分，構成無線局域網的射頻前端。
1.2 低噪聲放大器電路的設計
    在LNA的設計過程中，采用限定功耗的設計方法，在傳統源極電感負反饋電路結構的基礎上來設計電路[1-2，4]。采用鏡像電路偏置，L結構做輸入/輸出匹配，采用LC負載并通過優化輸入/輸出匹配獲得更低的噪聲、更好的增益和線性度。多級級聯網絡往往會增加噪聲[5]，若采用單級就能滿足指標的電路，則不要采用兩級或者兩級以上的電路，以防止引入新的噪聲。本文使用一級cascode結構完成設計，結構簡單，使用器件較少，避免引入較多的噪聲，而且便于集成。本設計電路結構如圖2所示。

    M1為輸入管，與Lg和LS共同構成輸入端源級電感負反饋匹配網絡。對于低噪聲放大器來說，最佳噪聲匹配與最佳功率匹配往往是相互矛盾的。通過調整LS使最佳功率增益匹配點與最佳噪聲匹配點相互之間非常靠近，再通過Lg、C1、C2進行最佳噪聲匹配。負反饋電路一方面可以改善電路的穩定性和線性度，另一方面可以降低整個電路對晶體管自身性能影響的敏感度。M3和R1、R2、C5構成簡單鏡像偏置電路，MOS管M3與輸入放大管M1構成電流鏡結構, Ml和M3都要采用最小溝道長度的MOS管；電阻R2用來阻止交流信號通過偏置電路，避免LNA的信號通路受到偏置電路的影響；電容C5用來濾除偏置電路產生的噪聲，消除偏置電路的噪聲對LNA噪聲性能的影響,還可以穩定流過MOS管Ml和M3的電流,提高抗干擾能力。M2為輸出管，優化M2的寬度可以提升整個電路的線性度。Ld、Cd、C3和C4構成輸出匹配電路,在工作頻率點可以達到很高的輸出阻抗,保證信號的有效傳輸，有提高增益和選頻的作用。C8和L2構成級間匹配并有濾波提高線性度的效果。C6、C7是旁路電容。LNA 的工作電流越大，其噪聲性能和線性度越好，但同時也增加了功耗，綜合考慮后電源電壓用1.8 V，偏置電流為10 mA，工作頻率為2.4 GHz。
2 低噪聲放大器的仿真
    本設計利用SMIC RF 18 μm CMOS工藝完成，所有的電感均使用片上集成螺旋電感實現，所有電容均為MIM電容，仿真結果如下。
2.1 噪聲
    接收機的靈敏度主要由低噪聲放大器的噪聲系數和功率增益決定，LNA 一般位于接收機第一級，其噪聲系數很大程度上影響著整個接收機的噪聲性能[6]，因此其噪聲應當盡可能小。由圖3可見，在2.4 GHz頻率處，LNA的噪聲系數約為1.7 dB，具有相當理想的性能。

2.3 穩定性
    射頻電路的設計過程中，在工作頻段內，放大器應處于絕對穩定狀態。一旦放大器處于非穩定狀態，則有可能使得整個電路無法正常工作，導致其后的設計都無法進行。從圖5中可知，放大器電路在整個工作頻率范圍內十分穩定。

    本電路結構在1.5 V～3.3 V之間都能保持相對較好的性能。在一定范圍內電流越大其噪聲性能和線性度越好，但同時也增加了功耗，需要綜合考慮。
3 LNA版圖實現
    前面進行了電路原理圖的設計，還需要進行版圖設計。版圖是聯系IC設計與IC制造的紐帶,通過版圖設計,可將設計好的電路系統變為一種平面圖形,然后根據這種平面圖形,經過一定的工藝加工，形成一種立體結構,此結構即為芯片。本次低噪聲放大器版圖設計使用SMIC的0.18 ?滋m CMOS工藝實現,實現平臺為Cadence公司的Virtuoso版圖設計軟件。整個版圖達到了基本要求。
4 射頻前端版圖實現和芯片測試
    為了實現如圖1所示的射頻前端，把LNA、PA、swtich集成為一塊芯片，重新調整了版圖。版圖設計中要盡量緊湊,但是過分緊湊容易引起很多不必要的寄生效應,這在射頻集成電路設計中更明顯，所以要做折衷處理。
    在電路和版圖設計中，采用多種電路[4，7]和版圖設計技巧優化了電路的結構和版圖的面積以及器件之間的影響，取得的很好的效果，版圖面積只有1.5 mm×1 mm。最終完成的芯片集成了PA、LNA和收發開關電路，實現了無線局域網所需要的射頻功能。
    用網絡分析儀進行測試，在頻率為2.412 GHz時接收部分S參數測試結果如圖7所示。由圖7可知S21=10.5 dB，S11=-6.8 dB，S22=-12.3 dB，P1dB點為-4.2 dBm。

    本設計采用了單端共源共柵結構，利用SMIC 0.18 ?滋m CMOS工藝，實現了應用于無線局域網的2.4 GHz CMOS低噪聲放大器的設計,同時調整LNA的輸入/輸出匹配等電路結構。從仿真的結果看，經過優化后放大器的性能有了明顯的提高，在電源電壓為1.8 V的條件下，LNA在工作頻帶內的增益為14 dB，噪聲系數為1.7 dB，輸入/輸出匹配良好，1 dB壓縮點為-7.3 dBm，IIP3達到了4.58 dBm。最后集成了LNA和PA以及控制開關組成射頻前端并進行了流片。芯片測試結果良好，實現了當前無線局域網所需要的射頻功能。
參考文獻
[1] 池保勇，余志平，石秉學.CMOS射頻集成電路分析與設計[M].北京：清華大學出版社，2006.
[2] LEE T H.The design of CMOS radio-frequency inegrated circuits[M].Seconde Edition，Cambridge University Press，2006.
[3] RAZAVI B.RF microelectronics[M].Second Edition，Prentice Hall，2011.
[4] Li Wenyuan，Tan Yulong.2.4 GHz power amplifier with adaptive Bias circuit[C].2012 International Conference on Systems and Informatics(ICSAI 2012)，2012：1402-1406.
[5] 王寧章，高雅，寧吉，等.3 GHz～5 GHz超寬帶噪聲系數穩定的低噪聲放大器[J].電子技術應用，2013，39(7)：31-34.
[6] SHAEFFER D K，LEE T H.A 1.5-V，1.5-GHz CMOS low noise amplifier[J].IEEE Journal of Solid-State Circuits，1997，32(5)：745-759.
[7] RAZAVI B.A 2.4 GHz CMOS receiver for IEEE 802.11 wireless LAN′s[J].IEEE J.Solid-State Circuit，1999，34(10)：1382-1385.