系統(tǒng)硬件主要包括FPGA模塊、DI模塊和DO模塊。
FPGA模塊系統(tǒng)結構框圖如下圖所示。模擬裝置的保護邏輯由FPGA產生，注入信號經歐式連接器的b、c、d排引入，經電平轉換電路進入FPGA；保護信號從FPGA經電平轉換電路，由歐式連接器的z、a排送到底板。

?

?
FPGA模塊邏輯框圖

?

配置接口包括FPGA的AS配置接口、FPGA的JTAG配置接口、MCU的DEBUG配置接口。另外，通過側撥開關配置模擬裝置的故障模擬信息。通信接口為MCU和上位機的RS232C電平接口。
DI模塊和DO模塊的系統(tǒng)結構如下圖所示，DI模塊用于采集電壓型開關量信號, 將采集到的前端注入信號轉換成FPGA模塊可以識別的信號，。所有輸入信號通道之間均隔離，信號由J2連接器輸入后經過RC濾波處理后經過光耦隔離，后由上拉電阻送至ACT540反向，經由96針歐式連接器接入數(shù)據總線，作為注入信號由FPGA模塊采集。同時為了方便調試，每路注入信號在進行信號調理轉換的同時控制一個LED燈，當注入為高電平時候指示燈點亮。
DO模塊用于將FPGA模塊輸出的保護動作信號進行調理后輸出，F(xiàn)PGA模塊輸出的DO信號經過底板后由J1連接器送入DO模塊，經過反相緩沖器后到達林頓光耦隔離驅動繼電器使對應接點閉合/斷開，同時點亮對應通道的指示燈點亮/熄滅。本模塊對外只提供DO節(jié)點,查詢電源由外部提供。

????????? DI模塊邏輯框圖?????????

?

??????

??????? DO模塊邏輯框圖

4?邏輯設計" title="邏輯設計">邏輯設計
4.1?邏輯總體設計
FPGA的軟件開發(fā)環(huán)境為Quartus II5.0 Version5.0 Build Web Edition。在程序設計過程中遵循以下幾個原則
.?可讀性和可維護性；
.?除個別實現(xiàn)困難的功能塊采用vhdl語言外，所有邏輯都用bdf文件實現(xiàn)；
.?對應電氣圖中每頁定義1個bdf文件，且以圖紙名和圖頁結合命名；
.?層次化結構，頂層文件引用底層文件的功能塊。
反應堆邏輯保護系統(tǒng)仿真裝置的邏輯設計是在FPGA中實現(xiàn)的，下圖以被保護的某個參數(shù)為例進行了說明,FPGA的邏輯設計中設計了2個完全相同的邏輯，我們稱之為半邏輯，對一個物理點的采集前端的監(jiān)視設備會對其冗余采集，將采集值判斷值分別送到這兩個半邏輯中進行處理。對于反應堆的功率這個信號由三個通道分別對這一點進行采集判斷，并將判斷地結果作為邏輯保護系統(tǒng)的輸入信號。送來的3個反應堆功率信號進行三取二處理(其他的信號也有進行4取2處理的)，并將結果送到22與邏輯中與其他信號的結果一起運算，這就是邏輯部分，在下圖中用黃色框表示。之后半邏輯經過22與邏輯判斷得出的結果與另外的半邏輯的結果進行與操作，從而決定對下游的執(zhí)行機構是否輸出安全保護動作信號，這部分就是輸出部分，在下圖中用棕色框表示。在每個超功率信號除了進行3取2得運算外還各自在與另外半邏輯中的對應信號進行比較是否一致，并把比較結果送出提示操作員，在下圖中用綠色框表示。

?

?
4.2?詳細邏輯設計
對在設計中應用到的一些典型邏輯下面給出了詳細的設計。
1)?4取3邏輯
4取3邏輯在該程序中大量應用，具體實現(xiàn)時候采用VHDL語言進行編寫。其邏輯流程圖和FPGA內的封裝圖如下圖所示：

?

?

?
3取2邏輯的設計和4取3為同一原理。
2)?二選一邏輯

二選一邏輯采用BDF來實現(xiàn)，其實現(xiàn)方法如下圖

?

?
3)?RS觸發(fā)器
保護邏輯中應用到兩種RS觸發(fā)器一種是電平出發(fā)一種是上升沿" title="上升沿">上升沿觸發(fā)，電平觸發(fā)實現(xiàn)比較簡單不在這里做詳細說明，由于在Quartus II中一個塊不允許存在兩個時鐘，而且在VHDL中如果判斷了一個信號的上升沿，編譯器就認為是這個信號是一個時鐘，所以用VHDL語言來判斷R端和S端的上升沿來實現(xiàn)該觸發(fā)器不好實現(xiàn)，所以在本程序中通過下列這種方法來回避這個問題。

?

?
在前面先將R端和S端的信號采到2個時刻的狀態(tài)作為內部觸發(fā)器的輸入信號，內部觸發(fā)器判斷控制輸出。

5?錄波功能的實現(xiàn)
使用Quartus軟件提供的SignalTap嵌入式邏輯分析儀功能，實現(xiàn)對注入信號和輸出信號的錄波功能。SignalTap可以配置采集時鐘、分配數(shù)據信號、設置出發(fā)類型和級別、設置采樣深度，可以更好的給出分析功能。，