美國半導(dǎo)體研究聯(lián)盟(SRC)旗下?lián)碛小凹{米電子研究創(chuàng)新聯(lián)盟”(Nanoelectronics Research Initiative;NRI)以及“半導(dǎo)體先 進(jìn)技術(shù)研發(fā)網(wǎng)絡(luò)”(Semiconductor Technology Advanced Research Network;STARnet)等組織致力于開發(fā)后矽晶時(shí)代的下一代技術(shù)，這些技術(shù)成果還將與IBM、英特爾(Intel)、美光(Micron)與德 州儀器(Texas Instruments;TI)等SRC的會員公司共享。
最近，SRC又在NRI與STARnet增加了一項(xiàng)結(jié)合并擴(kuò)展研究基準(zhǔn)的2年半計(jì)劃， 目的在于衡量并比較所有研究途徑的進(jìn)展及其優(yōu)缺點(diǎn)。喬治亞理工學(xué)院教授Azad Naeemi負(fù)責(zé)主持這項(xiàng)衡量基準(zhǔn)套件計(jì)劃。
“我們正著眼于增強(qiáng)和補(bǔ)充互補(bǔ)金屬氧化物半導(dǎo)體(CMOS) 和場效應(yīng)電晶體(FET)的所有可用新興元件，”Naeemi說，“CMOS正接近其微縮限制，因此全世界都在尋找可用的運(yùn)算元素，以補(bǔ)強(qiáng)現(xiàn)有的矽晶基礎(chǔ) 架構(gòu)。我們的研究將會比較所有可能的選擇，包括其優(yōu)點(diǎn)、限制與瓶頸等。事實(shí)上，未來可能不是由單一 種技術(shù)主導(dǎo)，而是不同的元件類型可能在不同的應(yīng)用中運(yùn)作的更好。”
根據(jù)NRI執(zhí)行總監(jiān)Tom Theis表示，這項(xiàng)新的基準(zhǔn)測試計(jì)畫真正的好處在于確認(rèn)哪一種可用的新元件最有希望以及為什么。該基準(zhǔn)測試將符合三項(xiàng)設(shè)計(jì)原則：保持與現(xiàn)有技術(shù)的相容性;以新技術(shù)類型擴(kuò)展傳統(tǒng)元件;以及擴(kuò)展直接測量每一種新元件取得優(yōu)點(diǎn)的方法。
智慧可擴(kuò)展的全旋檢測電路用于辨識低功耗非布林(non-Boolean)模式。圖中顯示3畫素比較器單元
“我們已經(jīng)有一系列傳統(tǒng)的基準(zhǔn)了——從NAND和NOR等標(biāo)準(zhǔn)的邏輯功能、加法器和乘法器等標(biāo)準(zhǔn)模組，以及像算術(shù)邏輯單元(ALU)等高層次功 能，但我們現(xiàn)在 希望擴(kuò)展該系列，使其涵蓋新裝置類型所必須提供的功能，”Theis強(qiáng)調(diào)，“我們想開發(fā)新的基準(zhǔn)，它能夠延伸至新功能、代表1和0的新方法(如自旋)，或 像相變或電荷密度波的多體效應(yīng)。”
據(jù)Theis表示，他們手中有一長串新元件類型的清單，每天都還有新的不斷加進(jìn)來，而且也想幫助其支持者(IBM、Intel、Micron與TI)盡快找到最可能實(shí)現(xiàn)成功的是哪一款。他們將為SRC成員公開發(fā)布其研究結(jié)果，隨后也會分享給全球的工程社群。
Naeemi表示，他的研究小組目標(biāo)在于擴(kuò)大基準(zhǔn)的基礎(chǔ)，進(jìn)一步提升對于元件如何作業(yè)以及最適合哪些應(yīng)用的工程瞭解。
“我們想強(qiáng)調(diào)的是，研究人員必須將努力專注于如何利用創(chuàng)新上，因?yàn)樵谶@方面力求改善才是最有效率的，這不只對邏輯元件來說是這樣，記憶體元件也是如此，”Naeemi說：“極其重要的是把他們都放在一起，就能準(zhǔn)確掌握每項(xiàng)研究，對于它們?nèi)绾芜M(jìn)行也瞭若指掌。”
利用穿隧、鐵電、磁電與旋矩技術(shù)的32位元加法器所表現(xiàn)的能量與延遲
目前一些已經(jīng)進(jìn)行基準(zhǔn)測試的新元件包括像電晶體般可作業(yè)于超低電壓下的元件(因而也十分低功耗)、不至于像FET那樣結(jié)合記憶體與邏輯功能的非揮發(fā)磁性元件，以及“運(yùn)算”像人腦神經(jīng)網(wǎng)絡(luò)的非布林類比元件。
該基準(zhǔn)測試計(jì)劃將進(jìn)行到2017年底。