0 引言

    隨著集成電路技術(shù)的迅猛發(fā)展，電荷泵鎖相環(huán)(CP-PLL)由于具有易于集成、低功耗、低抖動等優(yōu)點(diǎn)，被廣泛應(yīng)用于通信系統(tǒng)、無線電系統(tǒng)、自動控制的時鐘數(shù)據(jù)恢復(fù)、頻率合成、時鐘同步等領(lǐng)域。它的噪聲源主要分為兩類：(1)參考源的相位噪聲；(2)鎖相環(huán)各個模塊的內(nèi)部噪聲。然而，如果不能對電荷泵鎖相環(huán)的輸出信號的相位噪聲進(jìn)行計(jì)算，必須等芯片流片后用昂貴的頻譜儀來測量。為較大程度上節(jié)約設(shè)計(jì)成本，有必要對電荷泵鎖相環(huán)的相位噪聲研究，預(yù)估相位噪聲是否達(dá)到設(shè)計(jì)指標(biāo)。

    國內(nèi)外已發(fā)表大量關(guān)于鎖相環(huán)的相位噪聲分析文獻(xiàn)。文獻(xiàn)[1-3]雖然是對鎖相環(huán)系統(tǒng)的相位噪聲進(jìn)行分析，但僅僅給出壓控振蕩器的相位噪聲計(jì)算公式；文獻(xiàn)[4]只是簡要介紹了鎖相環(huán)系統(tǒng)相位噪聲的分析方法，并沒有進(jìn)行更深入的研究。本文將詳細(xì)分析并計(jì)算電荷泵鎖相環(huán)系統(tǒng)的相位噪聲。

1 鎖相環(huán)系統(tǒng)的相位噪聲

    鎖相環(huán)系統(tǒng)中各個模塊都會引入噪聲到環(huán)路中，但可以利用傳遞函數(shù)來分析各噪聲源在系統(tǒng)中的特性。

1.1 鎖相環(huán)系統(tǒng)的噪聲源模型

    鑒頻鑒相器、電荷泵和環(huán)路濾波器每個模塊PSS收斂困難^[5]，因此本文將這三個模塊作為整體來進(jìn)行分析。帶有噪聲源的鎖相環(huán)線性模型，如圖1所示。

    由圖1可以得到噪聲方程：

    由信號系統(tǒng)理論可得：式(3)、式(6)相同為低通函數(shù)；式(4)為帶通函數(shù)；式(5)為高通函數(shù)，并且幅度為1。

1.2 鎖相環(huán)相位噪聲的計(jì)算

    本文采用的是二階無源環(huán)路濾波器，如圖2所示。

    則： 

上式中I_p為電荷泵電流，K_VCO為振蕩器的靈敏度。

    因此，由多個噪聲源引起的噪聲疊加原理^[9]可得：

    則可以得到鎖相環(huán)的總相位噪聲計(jì)算公式：

    由式(10)~式(14)可以計(jì)算出電荷泵鎖相環(huán)系統(tǒng)的相位噪聲。

    鎖相環(huán)系統(tǒng)的相位噪聲環(huán)路帶寬內(nèi)主要由參考源相位噪聲決定，環(huán)路帶寬外主要由壓控振蕩器的相位噪聲決定^[4]。由文獻(xiàn)[6-8]可以得到壓控振蕩器的計(jì)算公式：

2 仿真結(jié)果

    本文的電荷泵鎖相環(huán)設(shè)計(jì)參數(shù)：f_REF=6 MHz，I_p=20 mA，C₁=6.2 pF，C₂=55.8 pF，K_VCO=10.1 MHz/V，f₀=48 MHz，N=8。圖3是電荷泵鎖相環(huán)各個噪聲源的傳遞函數(shù)，圖中：1為θ_ref(s)和θ_d(s)的傳遞函數(shù)，2為鑒頻鑒相器、電荷泵和環(huán)路濾波器噪聲v_nf(s)的傳遞函數(shù)，3為θ_VCO(s)的傳遞函數(shù)。從圖3中可以看出1為低通函數(shù)，2為帶通函數(shù)，3為高通函數(shù)，f_c為帶寬。圖4是電荷泵鎖相環(huán)的各個噪聲源，圖中：1為參考源噪聲源θ_ref，2為鑒頻鑒相器、電荷泵和環(huán)路濾波器噪聲源v_nf，3為壓控振蕩器噪聲源θ_VCO，4為分頻器噪聲源θ_d。電荷泵鎖相環(huán)的相位噪聲主要由參考源相位噪聲和壓控振蕩器的相位噪聲決定。

    用Cadence軟件對整個鎖相環(huán)系統(tǒng)進(jìn)行Spectre仿真，得到的相位噪聲如圖5所示。在Matlab中的理論計(jì)算曲線如圖6所示，曲線1是參考源的的相位噪聲通過鎖相環(huán)系統(tǒng)環(huán)路后的相位噪聲；曲線2是電壓噪聲通過系統(tǒng)環(huán)路的相位噪聲；曲線3是VCO的相位噪聲通過鎖相環(huán)系統(tǒng)環(huán)路后的相位噪聲；曲線4是分頻器的相位噪聲通過系統(tǒng)環(huán)路后的相位噪聲；曲線5是整個鎖相環(huán)系統(tǒng)環(huán)路總的擬合相位噪聲；曲線6是系統(tǒng)環(huán)路通過Spectre仿真得到的相位噪聲。將此Spectre仿真的總相位噪聲導(dǎo)入Maltab中進(jìn)行比較，以驗(yàn)證計(jì)算公式的正確。由式(10)～式(13)得出的各個噪聲源的噪聲經(jīng)過環(huán)路后的相位噪聲，再由式(14)計(jì)算得出總的相位噪聲，并將Spectre仿真得到的CP-PLL總相位噪聲導(dǎo)入其中進(jìn)行對比，如圖6所示。在圖中，曲線1是參考源的相位噪聲通過CP-PLL系統(tǒng)環(huán)路的相位噪聲；曲線2是PFD&CP&LPF的電壓噪聲通過CP-PLL系統(tǒng)環(huán)路的相位噪聲；曲線3是VCO的相位噪聲通過CP-PLL系統(tǒng)環(huán)路的相位噪聲；曲線4是分頻器的相位噪聲通過CP-PLL系統(tǒng)環(huán)路的相位噪聲；曲線5是CP-PLL系統(tǒng)環(huán)路的擬合相位噪聲；曲線6是CP-PLL系統(tǒng)環(huán)路的Spectre相位噪聲。由Matlab擬合出的總相位噪聲曲線與Spectre仿真得到的總相位噪聲基本吻合，最大誤差不超過2.54 dBc/Hz。因此，可以由本文的模型和計(jì)算方法進(jìn)行相位噪聲的優(yōu)化研究。

3 結(jié)論

    本文詳細(xì)推導(dǎo)了四級差分環(huán)形振蕩器的相位噪聲計(jì)算公式，給出了差分環(huán)形振蕩器延遲單元的電流模噪聲模型。基于此模型得到的相位噪聲計(jì)算公式，更準(zhǔn)確地預(yù)估環(huán)形振蕩器的相位噪聲。

    在CMOS 0.25 μm工藝下，設(shè)計(jì)了整數(shù)型48 MHz的鎖相環(huán)系統(tǒng)。通過Matlab進(jìn)行設(shè)計(jì)和優(yōu)化系統(tǒng)的參數(shù)，建立了各噪聲源的仿真電路模型，用Spectre仿真得到各噪聲源的相位噪聲 (電壓噪聲) 。同時，比較和分析了Matlab模擬的相位噪聲與Spectre仿真得到的鎖相環(huán)總的相位噪聲，并研究了各噪聲源對系統(tǒng)相位噪聲的影響，實(shí)現(xiàn)了帶內(nèi)相位噪聲低于-88.6 dBc/Hz，帶外相位噪聲為-108.4 dBc/Hz@1MHz。這些電路仿真結(jié)果與理論計(jì)算結(jié)果基本一致，它們的絕對誤差低于2.54 dBc/Hz。

參考文獻(xiàn)

[1] 畢勝蘭，戴宇杰，張小興.電荷泵鎖相環(huán)系統(tǒng)相位噪聲分析[J]．南開大學(xué)學(xué)報(bào)，2008，41(3)：101-104．

[2] 孫添平.電荷泵鎖相環(huán)的設(shè)計(jì)及其相位噪聲優(yōu)化[D]．武漢：華中科技大學(xué)，2007．

[3] 趙春．基于噪聲分析的電荷泵鎖相環(huán)設(shè)計(jì)[D]．成都：電子科技大學(xué)，2002．

[4] Ali Hajimiri．Noise in Phase-Locked Loops[C]．Mixed-Signal Design，2001，SSMSD.2001 Southwest Symposium on，2001：1-6．

[5] 張濤．鎖相環(huán)頻率合成器建模、設(shè)計(jì)與實(shí)現(xiàn)[D]．武漢：華中科技大學(xué)，2006．

[6] Ali Hajimiri，LEE T H．A general theory of phase noise in electrical oscillators[J]．Solid-Stote Circuits，IEEE Journal of，1998，33(2)：179-194．

[7] Hajimiri A，LIMOTYRAKIS S，LEE T H．Jitter and phase noise in ring oscillators[J]．Solid-Stote Circuits，IEEE Journal of，1999，34(6)：790-804．

[8] Ali Hajimiri．Jitter and Phase Noise in Electrical Oscillators[D]．Stanford：electrical engineering from Stanford University，1998．

[9] 李煒．鎖相環(huán)電路的設(shè)計(jì)及相位噪聲分析[D]．天津：天津大學(xué)，2005．

[10] 嚴(yán)杰鋒．電荷泵鎖相環(huán)的模型研究和電路設(shè)計(jì)[D]．上海：復(fù)旦大學(xué)，2006．