半導(dǎo)體與電子產(chǎn)業(yè)正努力適應(yīng)工藝節(jié)點微縮至28納米以下之后的閘成本(gatecost)上揚(yáng)；如下圖所示，在工藝微縮同時，每單位面積的邏輯閘或晶體管數(shù)量持續(xù)增加，其速率高于晶圓片成本增加的速率。在另一方面，當(dāng)工藝特征尺寸縮減時，芯片系統(tǒng)性與參數(shù)性良率會降低，帶來較高的閘成本。
在理想環(huán)境下，每單位面積良率(yieldperunitarea)會與特征尺寸的縮減一致，因而帶來閘成本的下降；不過現(xiàn)實情況并非如此，因為越來越 多的迭對(overlay)等等因素會影響良率。當(dāng)工藝特征尺寸縮小，也會帶來性能提升以及整體功耗的降低，但代價是更高的閘成本。
工 藝節(jié)點轉(zhuǎn)移至5納米，需要采用深紫外光(EUV)微影技術(shù)；EU雖然可以減少多重圖形(multiplepatterning)步驟以及迭對問題導(dǎo)致的良 率損失，晶圓處理成本將會提升，因此導(dǎo)致閘成本跟著提高。半導(dǎo)體產(chǎn)業(yè)可以采用現(xiàn)有的技術(shù)藍(lán)圖嘗試提高系統(tǒng)與參數(shù)良率，或者是評估其他的技術(shù)選項。
180納米(0.18微米)晶圓代工市場的需求量仍然很高，而28納米的12寸晶圓產(chǎn)量在接下來10~15年將超過150KWPM；因此，新一代的工藝技術(shù)選項可以擁有約20~30年的生命周期。
除了FinFET之外的技術(shù)選項是FD-SOI，對該技術(shù)功能的分析顯示，其性能與功耗等同于甚至超越FinFET；雖然FinFET結(jié)構(gòu)能為數(shù)字設(shè)計提供優(yōu)勢，但在高頻以及模擬混合信號設(shè)計方面，F(xiàn)inFET架構(gòu)卻有成本與技術(shù)上的劣勢。
相較于其他工藝技術(shù)選項，物聯(lián)網(wǎng)(IoT)與Wi-Fi組合芯片等應(yīng)用，能以FD-SOI達(dá)到最佳實現(xiàn)。下表是以16/14納米FinFET與14納米 FD-SOI晶圓制造成本的比較；分析顯示，14納米FD-SOI晶圓成本比16/14納米FinFET低了7.3%，最重要的原因是前者光罩步驟數(shù)較 少，因此也縮短了晶圓廠生產(chǎn)FD-SOI晶圓的周期。
雖然晶圓成本很重要，對使用者來說還有一個更重要的因素是閘成本；這些成本的比較如下表所示。閘成本是基于晶圓成本、芯片尺寸、產(chǎn)品良率的組合，假 設(shè)FinFET與FD-SOI兩種工藝技術(shù)生產(chǎn)的芯片尺寸相當(dāng)，14納米FD-SOI的閘成本比16/14納米FinFET低了16.6%，而晶圓廠指標(biāo) (waferfabmetrics)也相當(dāng)。這顯示了FD-SOI頗具競爭力的優(yōu)勢。
此外FinFET工藝與FD-SOI工藝產(chǎn)品的性能也差不多，F(xiàn)D-SOI的功耗則因為使用反偏壓(backbiasing)與閾值電壓(thresholdvoltage)而低于FinFET；反偏壓是在FD-SOI環(huán)境中達(dá)成性能與功耗權(quán)衡的關(guān)鍵因素。
FD-SOI可望微縮至7納米節(jié)點
ARM發(fā)表過一篇分析報告，指出Globalfoundries的22納米FD-SOI技術(shù)，能讓很多設(shè)計在性能與功耗方面與14LPP工藝媲美；而期 望14納米FD-SOI能擁有更低的成本，并有效因應(yīng)許多正嘗試以10納米或7納米FinFET工藝實現(xiàn)之設(shè)計的性能與功耗問題。
此外，法國研究機(jī)構(gòu)CEA-Leti已經(jīng)分析過了將FD-SOI工藝微縮至7納米的潛力，其結(jié)果如下圖所示；能微縮至7納米，意味著FD-SOI可以擁有超過30年的生命周期，特別是針對物聯(lián)網(wǎng)以及其他低功耗混合信號設(shè)計。
Globalfoundries已經(jīng)建立了22納米FD-SOI晶圓產(chǎn)能，并證實在數(shù)字、混合信號與RF功能性方面表現(xiàn)優(yōu)異；三星電子 (SamsungElectronics)建立了28納米FD-SOI產(chǎn)能，采用該工藝實作的設(shè)計數(shù)量正快速增加；意法半導(dǎo)體 (STMicroelectronics)也有28納米FD-SOI產(chǎn)能，而且是第一家能顯示該工藝超越28納米高介電金屬閘極(HKMG)塊狀CMOS 工藝的競爭力。
對于14納米FinFET技術(shù)的采用者來說，轉(zhuǎn)移至14納米FD-SOI工藝可取得明顯的好處；工藝轉(zhuǎn)移成本應(yīng)該不高，因為后段工藝(BEOL)可以是相同的。雖然新的鏈接庫與IP還需要開發(fā)以及認(rèn)證，14納米FD-SOI工藝的生命周期應(yīng)該有20~30年。
FD-SOI是FinFET與三閘極晶體管架構(gòu)(Tri-Gate)的互補(bǔ)技術(shù)；對半導(dǎo)體產(chǎn)業(yè)來說很重要的是，最佳技術(shù)應(yīng)該是針對關(guān)鍵應(yīng)用，而非讓晶圓 供貨商聚焦于最大化FinFET結(jié)構(gòu)的財務(wù)優(yōu)勢。在法國南部以非常少量專業(yè)技術(shù)崛起的FD-SOI，現(xiàn)在已是具備全球市場能見度的高利潤技術(shù)，半導(dǎo)體廠商 應(yīng)該考慮快速轉(zhuǎn)移至該工藝以體驗其優(yōu)勢。