0 引言

    隨著近年來雷達(dá)、通信、汽車、航空電子等眾多領(lǐng)域的飛速發(fā)展，高速、高精度系統(tǒng)對(duì)高性能ADC的需求也在成倍增長(zhǎng)。而ADC上市之前必不可少的一環(huán)即是進(jìn)行測(cè)試驗(yàn)證，可在實(shí)驗(yàn)室采用高精度的分立儀器搭建測(cè)試平臺(tái)對(duì)其進(jìn)行全參數(shù)的測(cè)試評(píng)估，分立儀器的好處是性能指標(biāo)比較高，可對(duì)ADC進(jìn)行精確測(cè)試，但是效率比較差，測(cè)試時(shí)間比較長(zhǎng)，而大批量地生產(chǎn)測(cè)試必須講究測(cè)試效率，因此采用自動(dòng)測(cè)試機(jī)（ATE）進(jìn)行量產(chǎn)測(cè)試似乎是唯一的途徑，可保證所有被系統(tǒng)、整機(jī)采用的ADC電路均為良品。

    在高速ADC測(cè)試時(shí)，隨著采樣時(shí)鐘的頻率越來越高，高速ADC對(duì)采樣時(shí)鐘的穩(wěn)定性要求也越來越高^[1]，因此，在測(cè)試時(shí)要求輸入非?！案蓛簟奔?a class="innerlink" href="http://m.jysgc.com/tags/抖動(dòng)" title="抖動(dòng)" target="_blank">抖動(dòng)很小的信號(hào)，包括時(shí)鐘信號(hào)及輸入模擬信號(hào)，以確保抖動(dòng)對(duì)測(cè)試結(jié)果的影響足夠小。如圖1所示為不同的時(shí)鐘抖動(dòng)在不同速率下對(duì)測(cè)試結(jié)果的影響，可以看出，要想反映ADC的真實(shí)性能，必須采用質(zhì)量遠(yuǎn)高于被測(cè)ADC指標(biāo)要求的信號(hào)作為時(shí)鐘源與信號(hào)源，因此，在實(shí)際ATE測(cè)試中需同時(shí)考慮經(jīng)濟(jì)門與質(zhì)量門，針對(duì)被測(cè)芯片的不同測(cè)試需求采用ATE相應(yīng)的模塊作為時(shí)鐘源與信號(hào)源，進(jìn)行ADC測(cè)試。

1 抖動(dòng)對(duì)ADC測(cè)試結(jié)果的影響

    ADC的工作過程可分為采樣/保持和量化兩步，將輸入的模擬信號(hào)轉(zhuǎn)換為相應(yīng)的數(shù)字碼。針對(duì)ADC進(jìn)行測(cè)試，采用ATE的電源模塊給其供電，AWG提供時(shí)鐘信號(hào)及模擬輸入信號(hào)，Digitizer采集芯片輸出的數(shù)字碼，采用ATE測(cè)試ADC原理框圖如圖2所示，通過采集的數(shù)據(jù)分析得到ADC的靜態(tài)參數(shù)如差分非線性、積分非線性等，動(dòng)態(tài)參數(shù)如信噪比、諧波失真等，而信噪比是其性能指標(biāo)中最重要的一項(xiàng)^[2]。在整個(gè)過程中引入的噪聲來源較多，包括信號(hào)失真、隨機(jī)噪聲、采樣時(shí)鐘抖動(dòng)引起的相位噪聲、量化噪聲、非線性失真等^[3]。

    采樣時(shí)鐘是ADC轉(zhuǎn)換電路的基本要素，隨著被采樣信號(hào)速度的提高，采樣時(shí)鐘的頻率也迅速提高，采樣時(shí)鐘的抖動(dòng)對(duì)高速ADC轉(zhuǎn)換性能的影響也就越來越不可忽視^[4]。被測(cè)試的輸入信號(hào)頻率越高，對(duì)信噪比的要求越高，則對(duì)采樣時(shí)鐘抖動(dòng)的要求越苛刻。采樣時(shí)鐘的抖動(dòng)是一個(gè)短期的、非積累性變量，表示信號(hào)的實(shí)際定時(shí)位置與其理想位置的時(shí)間偏差。時(shí)鐘源產(chǎn)生的抖動(dòng)會(huì)使ADC的內(nèi)部電路錯(cuò)誤地觸發(fā)采樣時(shí)間，結(jié)果造成模擬輸入信號(hào)在幅度上的誤采樣，從而惡化ADC的信噪比^[5]。

    測(cè)試信號(hào)為：

    信噪比為：

其中，F(xiàn)_sig為測(cè)試信號(hào)頻率，J_rms為時(shí)鐘抖動(dòng)。

    同樣地，模擬輸入信號(hào)源抖動(dòng)會(huì)引起ADC在同一個(gè)時(shí)間采樣點(diǎn)上，模擬輸入信號(hào)在幅度上的誤差，從而惡化ADC的信噪比。

    測(cè)試信號(hào)為：

2 ATE測(cè)試板卡jitter性能介紹

    針對(duì)高性能ADC的測(cè)試選用世界主流高端測(cè)試機(jī)，如美國(guó)泰瑞達(dá)公司的UltraFlex、日本愛德萬公司的V93000等，本文中所有實(shí)驗(yàn)主要采用UltraFlex進(jìn)行。以ADI公司的AD10200芯片為例，針對(duì)該芯片測(cè)試需要105 MS/s的時(shí)鐘信號(hào)，UltraFlex平臺(tái)的資源包括TurboAC、UltraWave等均可提供該時(shí)鐘信號(hào)，但是不同的資源所提供的信號(hào)質(zhì)量差異很大。根據(jù)泰瑞達(dá)公司提供的UltraFlex Spec可以看到，TurboAC與UltraWave通常用來提供芯片測(cè)試的模擬信號(hào)，該模擬信號(hào)也可作為AD10200的時(shí)鐘信號(hào)，在該芯片測(cè)試所需的條件下，相位噪聲指標(biāo)（即信號(hào)抖動(dòng)在頻域的表現(xiàn)指標(biāo)）如表1所示。可以明顯看出，UltraWave具有非常低的相位噪聲，信號(hào)質(zhì)量遠(yuǎn)好于TurboAC^[6]。在實(shí)際測(cè)試中，分別給出選用兩個(gè)不同instrument作為時(shí)鐘源與模擬信號(hào)源的測(cè)試結(jié)果及對(duì)比。

3 AD10200實(shí)際測(cè)試過程及結(jié)果對(duì)比

    AD10200是ADI半導(dǎo)體公司一款內(nèi)置信號(hào)調(diào)理電路模塊的全通道ADC芯片，可提供改進(jìn)的動(dòng)態(tài)性能和完全匹配的通道間性能。該芯片包括兩個(gè)寬動(dòng)態(tài)范圍ADC，各ADC具有一個(gè)針對(duì)直接中頻采樣進(jìn)行優(yōu)化的變壓器耦合前端。AD10200具有片內(nèi)采樣保持(T/H)電路，并采用創(chuàng)新架構(gòu)，可實(shí)現(xiàn)12位、105 MS/s性能。AD10200的模數(shù)轉(zhuǎn)換部分采用+5 V電源供電，輸出級(jí)采用+3.3 V數(shù)字電源供電。每個(gè)通道均完全獨(dú)立，可以在獨(dú)立的編碼和模擬輸入下工作^[7]。其功能框圖如圖4所示。其主要性能參數(shù)要求及測(cè)試條件如表2所示。

    采用ATE對(duì)其進(jìn)行測(cè)試，需要設(shè)計(jì)測(cè)試DIB，實(shí)現(xiàn)AD10200電路引腳與測(cè)試機(jī)相應(yīng)測(cè)試資源之間的連接^[8]。根據(jù)芯片特性及測(cè)試要求，設(shè)計(jì)了測(cè)試DIB，首先是電源的考慮，對(duì)于高性能ADC的測(cè)試，電源至關(guān)重要，必須提供干凈的無噪聲電源，在設(shè)計(jì)上采用了測(cè)試機(jī)的電源模塊，并對(duì)其做充分濾波，由于芯片需進(jìn)行多頻點(diǎn)動(dòng)態(tài)參數(shù)測(cè)試，采用TTE的定制帶通濾波器針對(duì)不同的頻點(diǎn)進(jìn)行相應(yīng)濾波，在選擇濾波器時(shí)，插入損耗應(yīng)盡量小，3 dB截止帶寬最好在10％以下，帶外抑制最好大于65 dB^[9]；由于ADC的模擬部分對(duì)數(shù)字噪聲十分敏感，因此ADC的供電需要將數(shù)字和模擬分開，數(shù)字地和模擬地也相應(yīng)地分開，最后采用0 Ω電阻短接。在信號(hào)通路上使用帶通濾波器，可消除信號(hào)源產(chǎn)生的大部分寬帶噪聲、諧波以及雜散信號(hào)，在ADC測(cè)試方面有極佳表現(xiàn)^[10]；電路板采用異形電路板設(shè)計(jì)，使關(guān)鍵信號(hào)走線最短，采用SMA頭通過同軸電纜與測(cè)試機(jī)資源直接相連，對(duì)整條通路的特征阻抗予以保證。測(cè)試板Layout圖及實(shí)物圖如圖5、圖6所示。

    ADC的靜態(tài)指標(biāo)通過對(duì)正弦波的采樣數(shù)據(jù)進(jìn)行幅度分布的直方圖統(tǒng)計(jì)間接計(jì)算得到；動(dòng)態(tài)指標(biāo)通過對(duì)正弦波的采樣數(shù)據(jù)進(jìn)行FFT頻譜分析間接計(jì)算得到。分別采用TurboAC模塊與UltraWave模塊作為時(shí)鐘源與信號(hào)源得到的測(cè)試結(jié)果如表3所示，多個(gè)頻點(diǎn)的詳細(xì)測(cè)試結(jié)果如圖7所示?？梢钥吹?，采用UltraWave模塊得到的測(cè)試結(jié)果明顯優(yōu)于TurboAC模塊，如SNR在不同的測(cè)試頻點(diǎn)可獲得2~5 dB的性能提高。且多次測(cè)試可重復(fù)得到一致的結(jié)果，充分證明了測(cè)試的穩(wěn)定性。

4 結(jié)論

    本論文針對(duì)信號(hào)抖動(dòng)對(duì)高性能ADC測(cè)試結(jié)果的影響進(jìn)行了研究，從理論上分析了不同的時(shí)鐘抖動(dòng)在不同速率下對(duì)ADC測(cè)試結(jié)果的影響。實(shí)際使用泰瑞達(dá)UltraFlex測(cè)試機(jī)臺(tái)針對(duì)一款12位、105 MS/s高性能ADC進(jìn)行測(cè)試，分別采用UltraFlex兩種不同時(shí)鐘抖動(dòng)條件的模塊TurboAC與UltraWave來提供時(shí)鐘信號(hào)和輸入模擬信號(hào)，對(duì)比兩種情況下測(cè)得的ADC動(dòng)態(tài)參數(shù)如SNR、SINAD、SFDR等測(cè)試結(jié)果可以看到，采用UltraWave模塊得到的測(cè)試結(jié)果明顯優(yōu)于TurboAC模塊，驗(yàn)證了抖動(dòng)對(duì)ADC測(cè)試結(jié)果帶來的影響是非常大的。因此，在針對(duì)高性能ADC進(jìn)行測(cè)試時(shí)，根據(jù)ADC測(cè)試指標(biāo)的具體需求，優(yōu)選信號(hào)抖動(dòng)較小的測(cè)試模塊來作為時(shí)鐘源與信號(hào)源。

參考文獻(xiàn)

[1] 陳紅梅，鄧紅輝，張明文，等.高速低抖動(dòng)時(shí)鐘穩(wěn)定電路設(shè)計(jì)[J].電子測(cè)量與儀器學(xué)報(bào)，2011，25（11）：996-971.

[2] SHINAGAWA M，AKAZAWA Y，WAKIMOTO T.Jitter analysis of high speed sampling systems[J].IEEE Journal of Solid-State Circuits，1990，25(1)：220.

[3] 張俊杰，喬崇，劉尉悅，等.高速數(shù)據(jù)采集系統(tǒng)時(shí)鐘抖動(dòng)研究[J].中國(guó)科學(xué)技術(shù)大學(xué)學(xué)報(bào)，2005，35(2)：227-230.

[4] 楊小軍，陳曦，張慶民.時(shí)鐘抖動(dòng)對(duì)ADC變換性能影響的仿真與研究[J].中國(guó)科學(xué)技術(shù)大學(xué)學(xué)報(bào)，2005，35（1）：66-73.

[5] 采樣時(shí)鐘抖動(dòng)對(duì)ADC信噪比的影響及抖動(dòng)時(shí)鐘電路設(shè)計(jì)[EB/OL].http：//www.elecfans.com，2010.10.

[6] Teradyne UltraFlex Specification.上海：泰瑞達(dá)(上海)有限公司，2013：722-724.

[7] Analog Device.Inc.AD10200 Dual Channel，12-Bit 105 MSPS IF Sampling A/D Converter Datasheet[EB/OL]．http：//www.analog.com/cn/products/analog-to-digital-converters/ad-converters/ad10200.html.

[8] Mark Burns，Gordon W.Roberts.混合信號(hào)集成電路測(cè)試與測(cè)量[M].北京：電子工業(yè)出版社，364-365.

[9] 涂景懷，楊曉強(qiáng)，閆軍山.基于93000 ATE的高速高分辨率ADC動(dòng)態(tài)參數(shù)測(cè)試[J].微電子學(xué)，2013，43（6）：764-767.

[10] BRANNON B，REEDER R.Understanding high speed ADC testing and evaluation，AN-835[EB/OL]．http：//www.analog.corn/static/imported-files/application_notes/57，2006．