日前，中科院微電子所集成電路先導工藝研發中心在下一代新型FinFET邏輯器件工藝研究上取得重要進展。微電子所殷華湘研究員的課題組利用低溫低阻NiPt硅化物在新型FOI FinFET上實現了全金屬化源漏（MSD），顯著降低源漏寄生電阻，從而將N／PMOS器件性能提高大約30倍，使得驅動性能達到了國際先進水平。
基于本研究成果的論文被2016年IEEE國際電子器件大會（IEDM）接收，并在IEDM的關鍵分會場之一——硅基先導CMOS 工藝和制造技術（PMT）上，由微電子所的張青竹做了學術報告，并得到IBM和意法半導體技術專家的贊揚和認可。
在工藝上落后于國際大廠
一直以來，中國境內晶圓代工廠在技術上落后于Intel、臺積電、格羅方德、三星等國際大廠，除了受限于瓦森納協定無法從西方采購到最先進的半導體設備之外，在工藝上落后于西方也是很重要的原因。工藝有多重要呢？就以28nm poly／SiON、28nm HKMG以及28nm SOI來說，雖然同為28nm制程，但由于具體工藝的區別，導致采用不同工藝的芯片在性能上會有差異。
考慮到如果將意法半導體的28nm SOI和中芯國際的28nm HKMG對比可能會有不同晶圓廠帶來的變量，那么以同采用臺積電28nm LP工藝、28nm HPC／HPC＋工藝、28nm HPM工藝生產的芯片來比較，采用28nm LP工藝的芯片顯然在性能上遜色一籌，這也是當年采用28nm LP工藝的高通驍龍615在性能和功耗控制上遜色于采用28nm HPM工藝的聯發科6752和采用28nm HPC工藝的麒麟930的原因之一。
而在工藝上，國內晶圓代工廠也是落后于Intel、臺積電、格羅方德、三星等國際大廠的。舉例來說，某自主CPU公司采用了某境內代工廠的40nm LL工藝，然后由于工藝性能有限，境內代工廠的40nm LL工藝比意法半導體的65nm GP工藝還慢30％……
再比如某合資CPU公司在承接了核高基專項后，由于核高基的要求必須采用境內工藝，然而在采用境內28nm制造工藝流片后，CPU的主頻連1GHz都不到，隨后就去臺積電流片了，雖然同樣是28nm制程，但臺積電就能把主頻做到1．2GHz以上，挑一挑體質好的，主頻最高可以到2GHz……
另外，除了在工藝上長期落后于國際大廠，國內晶圓廠的工藝大多是技術引進的，而非自主研發，這一方面要付出不菲資金，另外還不得不簽一籮筐的各種限制性條款，這會帶來不少惡果。要開發出性能優越的的EDA工具，就離不開和先進工藝相結合，國內自主工藝很少有深亞微米的工藝，大多是180nm和130nm。雖然中芯國際有40nm，而且宣稱有28nm，但可能沒有量產過，或者量產的都是小芯片。而引進的工藝都簽過協議，這就對國內EDA公司的技術進步和發展造成了障礙。
因此，自主研發的工藝就彌足珍貴了。在此之前，國內也提出過S－FinFET、后柵納米線及體硅絕緣Fin－on－insulator FinFET等創新技術，但大多遜色于主流FinFET工藝。而本次微電子所實現的新工藝，則在性能上達到國際先進水平。
FinFET和胡正明
在介紹微電子所開發出的新工藝之前，先介紹下FinFET和FD－SOI工藝。
FinFET中Fin指的是鰭式，FET指的是場效應晶體管，合起來就是鰭式場效應晶體管。在FinFET問世前，一直在使用MOSFET，但由于當柵長小于20nm的情況下，源極和漏極過于接近且氧化物也愈薄，這很有可能會導致漏電現象。就在部分業界認為制造工藝會止步不前，摩爾定律即將失效的情況下，一位華人科學家與其同事共同發明的兩項技術使制造工藝得以向20nm以下延續。
胡正明
胡正明教授國籍為美國，1947年7月出生于中國北京，1973年獲美國加州大學伯克利分校博士學位，1997年當選為美國工程科學院院士。2007年當選中國科學院外籍院士。在十多年前，在美國國防部高級研究計劃局的資助下，胡正明教授在加州大學研究如何將CMOS技術拓展到25nm領域。胡正明教授及其同事的研究結果是，要么采用FinFET，要么走基于SOI的超薄絕緣層上硅體技術。
在1999年和2000年，胡教授及其團隊成員發表了有關FinFET和UTB－SOI（FD－SOI）的論文，由于當時胡正明教授及其團隊認為鮮有廠商可以把SOI基體做到5nm，或者說等人們具備這種技術能力時，FinFET技術可能已經得到了充分的發展，所以包括Intel、臺積電等一大批廠商都選擇了FinFET。憑借在FinFET等技術創新上的貢獻，在2000年，胡正明教授獲得美國國防部高級研究項目局最杰出技術成就獎。在2015年，胡正明教授還榮獲美國年度國家技術和創新獎。
根據胡正明教授的介紹，FinFET實現了兩個突破，一是把晶體做薄并解決了漏電問題，二是向上發展，晶片內構從水平變成垂直，也就是把2D的MOSFET變為3D的FinFET。而這種做法有怎樣的效果呢？臺積電就曾表示：16nm FinFET工藝能夠顯著改進芯片性能、功耗，并降低漏電率，柵極密度是臺積電28nm HPM工藝的兩倍，同等功耗下速度可以加快超過40％，同頻率下功耗則可以降低超過60％。
值得一提的是，被三星挖走的前臺積電員工梁孟松的博士論文指導教授就是胡正明，想必這也是三星能夠在14nm FinFET上實現大躍進的原因之一吧。
FD－SOI非主流并不意味著落后
相對于在晶體管上做文章的FinFET，SOI工藝則著眼于晶片底襯。
SOI （Silicon－On－Insulator絕緣體上硅）是指絕緣層上的硅，是一種用于集成電路的供應商制造的新型原材料。SOI技術作為一種全介質隔離技術，可以用來替代硅襯底。FD－SOI就是在襯底上做文章，在晶體管相同的情況下，采用FD－SOI技術可以實現在相同功耗下性能提高30％左右，或者在相同性能下，功耗降低30％左右。
根據格羅方德公布的數據：
22nm FD－SOI工藝功耗比28nmHKMG降低了70％；
芯片面積比28nmBulk縮小了20％；
光刻層比FinFET工藝減少接近50％；
芯片成本比16／14nm低了20％。
如果格羅方德發布的數據屬實，那么22nm FD－SOI擁有堪比14／16nm FinFET的性能和功耗，但芯片的成本卻與28nm相當。而且格羅方德還表示：若是將制程提升到14nm，相對于28nm SOI會有35％的性能提升，功耗也會降到原來的一半。
另外，SOI還具有了較高的跨導、降低的寄生電容、減弱的短溝效應、較為陡直的亞閾斜率，與體硅電路相比，SOI電路的抗輻照強度提高了100倍。在高溫環境下，SOI器件性能明顯優于體硅器件。
那么，為何FinFET會成為主流，即便是掌握了22nm FD－SOI工藝的格羅方德還是購買了三星的14nm FinFET技術授權呢？原因就在于采用SOI工藝成本較高，而且現階段Intel和臺積電在硅襯底上能夠做出滿足要求的芯片，所以依舊使用硅襯底，臺積電市場份額巨大，而Intel有最好的技術，兩家選擇了FinFET，自然而然整個產業鏈就跟著走，SOI工藝也就只能在射頻和傳感器市場找存在感了。
之前提到，當年胡正明教授及其團隊認為恐怕很難有廠商可以把SOI基體做到5nm，但在不久前，胡正明教授表示：“法國Soitec公司改變了這種情況，他們開始推出300mm UTB－SOI的晶圓樣品，這些晶圓的頂層硅膜原始厚度只有12nm，然后再經處理去掉頂部的7nm厚度硅膜，最后便可得到5nm厚度的硅膜。這便為UTB－SOI技術的實用化鋪平了道路。”
胡正明教授認為：FinFET和UTB－SOI技術是可以并存的，不過在未來幾年內，兩者都會想盡辦法彼此超越對方成為主流技術?，F在Intel采用了FinFET技術，原因是這種技術可以讓微處理器的性能相對更強。他認為臺積電公司會在14nm節點開始采用FinFET技術，然后則會為低功耗產品的用戶推出應用了UTB－SOI技術的產品。而聯電公司則會減輕對FinFET技術的投資力度，并直接轉向UTB－SOI技術。
微電子所新工藝值得期待
不是要介紹微電子所的下一代新型FinFET邏輯器件工藝么？為何整了這么多FinFET和SOI的相關內容？這是因為微電子所的新工藝某種程度上可以理解為是對FinFET和SOI優點的集成。
由于技術和商業上的原因，摩爾定律也失去了效力，而且受制于光刻技術、硅材料的極限等因素，芯片制程提升很可能會遭遇瓶頸。這種情況下，若要再進一步提升芯片性能，將FinFET和SOI相結合的道路不失為解決之道——采用FinFET晶體管＋SOI襯底來提升芯片性能，畢竟FinFET（晶體管）＋FD－SOI（底襯）顯然是優于FinFET（晶體管）＋硅襯底的。而這也是FOI FinFET已經成為重要的研究方向的原因之一。
而微電子所的新工藝就類似于FinFET（晶體管）＋FD－SOI（底襯）的思路，并加入了自己獨有的創新，能有效彌補FOI FinFET的固有缺陷，并有增強了電子遷移率、成本更低等優勢。
也正是因此，微電子所的新型FinFET器件工藝能夠得到IBM、意法半導體等國際知名主流集成電路公司的熱切關注。
必須指出的是，能否被商業化，技術指標是一方面，產業聯盟也非常重要，如果國內研究所、企業能夠和IBM、意法半導體、格羅方德等公司組成產業聯盟，共同推廣這項工藝，也許能有所斬獲。