美國有九家公司以及三所大學(xué)聯(lián)手展開一個(gè)研發(fā)計(jì)畫，想看看機(jī)器學(xué)習(xí)是否能夠解決電子設(shè)計(jì)領(lǐng)域的一些最棘手的問題；新成立的CAEML (Center for Advanced Electronics through Machine Learning)研究中心是跨產(chǎn)業(yè)界眾多嘗試?yán)眯屡d人工智慧技術(shù)的努力之一。
CAEML總監(jiān)Elyse Rosenbaum在近日于美國舉行的DesignCon大會(huì)上的座談會(huì)中表示，這個(gè)計(jì)畫就像很多科技領(lǐng)域的點(diǎn)子，是：「發(fā)生在某個(gè)下午的一間咖啡店里；我們正面臨共同的問題，需要介接電子遷移(electro-migration)與電路領(lǐng)域的行為模式，但不知道該如何取得，因?yàn)橥瑯I(yè)們對(duì)不同的應(yīng)用感興趣。」
Rosenbaum表示：「我們知道我們無法針對(duì)某個(gè)特定問題取得資金，所以我們決定需要解決所有問題，并與其他大學(xué)聯(lián)手，一起針對(duì)適合運(yùn)用于電子設(shè)計(jì)領(lǐng)域的各種的機(jī)器學(xué)習(xí)技術(shù)與演算法進(jìn)行調(diào)查。 」
這項(xiàng)計(jì)畫獲得了美國國家科學(xué)基金會(huì)(NSF)與9家企業(yè)的支持，包括：ADI、Cadence、Cisco、HPE (Hewlett-Packard Enterprise)、IBM、Nvidia、Qualcomm、Samsung與Xilinx；三所合作的大學(xué)則是伊利諾大學(xué)香檳分校(University of Illinois Urbana-Champaign)、北卡羅萊納州立大學(xué)(NCSU)，以及喬治亞理工學(xué)院(Georgia Tech)。
到目前為止，該計(jì)畫的參與成員已經(jīng)確定了包括高速互連、電力傳輸、系統(tǒng)級(jí)靜電放電(ESD)、IP核心重復(fù)使用、設(shè)計(jì)規(guī)則檢查(design rule checking)等興趣領(lǐng)域，Rosenbaum的研究團(tuán)隊(duì)將探索利用遞歸神經(jīng)網(wǎng)路(recurrent neural nets)來為電路的ESD特性建立模型，因此能讓系統(tǒng)第一次就通過品質(zhì)測試。
Rosenbaum表示：「我們想為無法利用現(xiàn)有技術(shù)來建立模型的現(xiàn)象建模…例如是依據(jù)電力傳輸網(wǎng)路，以及處理器中多核心互動(dòng)等應(yīng)用而有所不同的ESD特性。」
需要克服的障礙之一，是找到將神經(jīng)網(wǎng)路預(yù)測界定為實(shí)體有效輸出的方法；Rosenbaum指出，整體來看，研究人員需要謹(jǐn)慎建構(gòu)機(jī)器學(xué)習(xí)程序的每個(gè)步驟，從取得良好的訓(xùn)練資料到選擇候選模型、訓(xùn)練它們，并驗(yàn)證其結(jié)果。
她補(bǔ)充指出：「我們平常建立的大多數(shù)是包括預(yù)期輸出的判別模型(discriminative model)，不過機(jī)器學(xué)習(xí)建立的生成模型(generative model)，會(huì)提供輸入與輸出之間的可能性，這對(duì)于像是晶片的制造差異等統(tǒng)計(jì)性問題非常有用。」
HPE儲(chǔ)存部門的杰出技術(shù)人員Chris Cheng舉出他想應(yīng)用機(jī)器學(xué)習(xí)的數(shù)個(gè)案例，例如他預(yù)見未來晶片供應(yīng)商能隨著神經(jīng)網(wǎng)路工程師可以測試并透過云端服務(wù)訓(xùn)練，而提供互動(dòng)的零組件模型；他也預(yù)測，通道分析能利用機(jī)器學(xué)習(xí)，以云端服務(wù)的形式來處理。此外，他還描繪了一個(gè)在示波器中嵌入神經(jīng)網(wǎng)路，使其能動(dòng)態(tài)學(xué)習(xí)等化(equalization)技術(shù)的構(gòu)想。
EDA供應(yīng)商Cadence的類比設(shè)計(jì)工具Virtuoso部門資深研發(fā)總監(jiān)David White表示，該公司已經(jīng)嘗試?yán)脵C(jī)器學(xué)習(xí)來解決晶片設(shè)計(jì)的棘手問題；機(jī)器學(xué)習(xí)能提供處理設(shè)計(jì)規(guī)則增加以及先進(jìn)制程節(jié)點(diǎn)大型晶片設(shè)計(jì)等問題的方式。
White形容，未來將會(huì)有設(shè)計(jì)工具能夠在晶片設(shè)計(jì)流程中，針對(duì)例如電子遷移、寄生參數(shù)萃取(parasitic extraction)等問題提供回饋，這種能力將可減少晶片設(shè)計(jì)人員在今日經(jīng)歷的多次設(shè)計(jì)反覆。NCSU教授Paul Franson 則指出，已經(jīng)有學(xué)生利用機(jī)器學(xué)習(xí)，將晶片繞線的反覆設(shè)計(jì)由20次減少到4次。