萊迪思半導體白皮書

　　2016 年 12 月

　　引言

　　通過按鈕與消費電子產品進行互動的時代已經過去。人機交互在過去幾年中發生了巨大變化并仍不斷發展。本文將提供人機界面變化的一些實例，幫助讀者更充分地了解如何使用一種特別的架構實現低功耗解決方案，提升電池供電應用的用戶體驗。該架構由基于低功耗FPGA實現的異構處理單元實現。

　　人機界面（HMI）發展趨勢

　　大多數移動設備在被喚醒進入工作之前都會進入睡眠或低功耗模式，所以您與設備的第一次交互操作即是喚醒。這種“喚醒”可以通過手腕翻轉、搖動、單擊或雙擊、來電或消息、機械按鈕按壓以及特定短語、手勢或聲音（例如拍手或打響指）觸發。每種“喚醒”方法都需要使用傳感器和監測裝置來偵測特定的動作。“喚醒”操作必須以極低的功耗實現。 現在的低功耗 FPGA 能夠以大約 100uW 的功耗實現實時在線、實時聆聽解決方案，而未來功耗還能顯著降低。

　　實現創新的 HMI 解決方案所需的各種傳感器正在迅速改變 I/O 發展的格局。現在的移動設備需要更高的 I/O 速率。在過去幾年中，低成本傳感器的激增以及全新的更高性能接口的廣泛采用增加了這類系統的計算需求。而對實時在線功能的需求也在不斷增長——傳感器在無人機、電話、可穿戴設備和工業設備等各種應用中持續收集大量數據。系統設計工程師需要在加快數據處理的同時降低系統功耗，在不再次充電的情況下滿足消費者一整天的設備使用需求。

　　移動系統設計需要一種更全面并基于系統的解決方案，而不是以 CPU 為中心的傳統設計方法。系統設計工程師需要充分利用處理器的差異性來盡可能降低功耗，與此同時滿足當今移動設備日益增長的計算需求。

　　歡迎來到分布式異構處理（Distributed Heterogeneous Processing, DHP）的時代

　　DHP 是一種全新的低功耗解決方案，使用本地算法而不是云端算法，使用不同的處理器而不是功耗很高的應用處理器（AP）。通過這種設計，設計工程師可以使用并行處理技術滿足復雜協處理的新需求，使用本地數字信號處理器（DSP）執行重復的數據處理任務， 降低功耗并使應用處理器不再參與某些處理任務，從而使其能夠長時間地處于睡眠模式以節省系統功耗和延長電池使用時間。

　　分布式異構處理——本地處理可降低功耗并加速響應

　　更多存儲空間、更多 DSP

　　萊迪思半導體公司為 iCE40 Ultra FPGA 產品系列添加了新成員，可滿足對于 DHP 計算需求，幫助設計工程師實現功耗更低的解決方案，相比上一代產品具備 8 倍的存儲空間和 2 倍的 DSP。全新的iCE40 UltraPlus FPGA 擁有更多邏輯資源，靜態電流仍僅需 75μA，而上代產品的靜態電流為 71μA。

　　iCE40 UltraPlus FPGA 提供多種封裝尺寸，使得設計工程師能夠為當今競爭激烈的移動市場快速構建獨一無二并且極具吸引力的解決方案，滿足下一代消費電子、移動、物聯網邊緣和工業產品的嚴苛處理需求。

　　該全新的 FPGA 屬于低功耗 iCE40 產品線。iCE40 Ultra系列結合了低功耗和高度集成的功能等特性，包括多個 16 x 16 位乘法器塊以及超小的封裝尺寸。

　　全新 iCE40 UltraPlus FPGA 為用于重復數字處理的低功耗并行處理解決方案提供所需的全部關鍵資源。1.1 Mbit 低功耗 SP-SRAM、8 個乘法器/累加器塊用于信號處理，高達 5280 LUT 用于用戶邏輯，以及用于瞬時啟動應用的非易失性配置存儲器，iCE40 UltraPlus 解決方案為設計工程師實現實時傳感器緩存、聲束形成音頻子系統和其他重復計算密集型應用 提供了理想的藍圖。該器件也可以用于支持各種橋接、緩存和顯示應用，助力加速下一代 移動和工業應用的創新。

　　萊迪思 iCE40 UltraPlus FPGA 框圖

　　全新的 iCE40 UltraPlus FPGA 還添加了可提供設計靈活性的可編程 I/O、支持始終在線攝像頭應用的 I3C 接口（由 MIPI 定義的全新高帶寬數據和控制傳感器接口）以及內置振蕩器，能夠降低功耗和 BOM成本。

　　功能豐富的 iCE40 UltraPlus FPGA 靜態功耗低至 75μA，封裝尺寸小至 2.15 x 2.55 mm，適用于要求功耗極小、空間受限的消費電子類應用。該器件還提供 QFN 封裝，支持工業和其他消費電子類應用使用的低成本 PCB 組裝。

　　為了加速產品開發，萊迪思半導體公司提供 iCE40 UltraPlus FPGA 系列的整套工具以及評估樣片和開發板。萊迪思 iCE40 UltraPlus FPGA 能夠加速產品上市進程的另一個因素是認識到了嵌入式系統開發工程師所具備的特殊經驗技能。盡管 FPGA 歷史悠久并且也得到了廣泛的采用，但相比 MCU 而言仍是設計工程師們不太熟悉的產品。這一點都不奇怪，現在懂得 MCU 編程的工程師要比懂得 FPGA 編程的多得多。開發工程師現在可以通過在 iCE40 UltraPlus FPGA 中實現軟核處理器來解決這個問題。事實上，大容量 SPRAM 和固化的 DSP 塊使 iCE40 UltraPlus FPGA 成為實現軟核處理器的理想平臺。為了支持這些解決方案，RISC-V 組織（www.riscv.org）發布了一個開源、可擴展、高效的處理器設計。在最近的 RISC-V 研討會上，有兩家公司使用 RISC-V 開源軟件工具和 Lattice FPGA 工具實現了基于 萊迪思 iCE40 UltraPlus FPGA 的 RISC-V 軟核。這兩家的公司的行動證明 iCE40 UltraPlus FPGA 可用于開發高度集成并行加速器的專用軟處理器，并且開發成本非常低。這為具備MCU 技能的工程師提供了前所未有的靈活性。

　　潛在應用

　　iCE40 UltraPlus FPGA 具備的嵌入式 DSP 支持設計工程師運行更高質量的算法，而 1 Mbit片上 SRAM 則允許系統在較低功耗的狀態下緩存數據。在越來越多的系統中，設計工程師需要一個器件作為應用處理器的協處理器，并且可以在系統關閉時處理和分析數據，然后喚醒應用處理器以執行更復雜的功能。

　　潛在的應用幾乎是無限的。例如，可穿戴或白色家電市場中的許多解決方案都需要用于大 容量幀緩存和接口橋接的器件。iCE40 UltraPlus FPGA 憑借其大容量片上 SRAM 可支持實時工作顯示屏，而此時應用處理器仍能處于睡眠模式。同時，iCE40 UltraPlus FPGA 還可以實現 MCU 和顯示器之間的橋接。該 FPGA 支持 MIPI DSI 或并行接口，為自定義圖形加速以及 I/O 擴展提供靈活性。顯示驅動器和圖形引擎的結合可媲美低成本 GPU，而功耗卻大大降低。

　　在第二類應用中，許多電池供電的設備需要實時傳感器緩存，以便在應用處理器處于睡眠模式時執行傳感和檢測加速。這些器件必須屏蔽假喚醒，使得應用處理器更長時間地處于睡眠模式。在這類應用中，iCE40 UltraPlus FPGA 可應用于各種傳感器和應用處理器之間以處理喚醒觸發，如用于計步器上的雙擊或“搖一搖喚醒”技術。類似的應用還有動作檢測以及指紋、手勢或虹膜掃描等。

　　實時傳感器緩存

　　這些功能都需要兩步過程。首先，系統必須確定是否發生了適當的喚醒動作。其次，系統必須確定所使用的手勢或指紋是否正確以獲得對系統的訪問。對于以前的應用而言，如果發生了適當的動作，FPGA 就會喚醒應用處理器。而 iCE40 UltraPlus FPGA 憑借其大容量片上存儲空間，現在可以在系統喚醒之前執行上述兩個步驟，從而使得應用處理器更長時間地處于睡眠模式。

　　iCE40 UltraPlus FPGA 的第三類潛在應用是聲束形成。現在的系統常常需要增強的音頻處理功能，將特定的音頻信號與高噪聲環境分離。一個典型應用就是系統必須在多人正在說話的房間中檢測并接受來自一個人的語音命令。

　　使用多個麥克風陣列和波束成形技術可檢測特定的聲音并濾除不需要的噪聲。亞馬遜最近推出的 Echo 平臺是一個很好的例子。這種免提音箱使用波束成形技術和 7 個麥克風，可以從室內環境中辨別出用戶的聲音，即使室內正播放著音樂也沒問題。

　　然而，大多數應用處理器僅支持兩個麥克風。而且這些系統通常必須始終開啟并且使用電池供電，對于大功耗的應用處理器而言是難以完成的任務。那么設計工程師該如何實現24 小時不間斷并以最低功耗支持多達七個不同麥克風輸入的波束成形解決方案呢？

　　一種方法是將麥克風陣列連接到一片低功耗的iCE40 UltraPlus FPGA。

　　麥克風陣列聲束形成

　　上述解決方案支持多個數字麥克風 PDM 輸入。片上乘法器和累加器（MAC）塊可用于PDM 抽取和濾波，FPGA 的大容量存儲空間則可支持麥克風延遲線。這種方案也為系統設計工程師提供了更多創新空間。他們可以使用片上 MAC 和 FPGA 構建高度靈活的波束形成濾波器或噪聲消除系統以及音頻均衡功能。

　　iCE40 UltraPlus FPGA 可通過各種工業接口（如 I2S、soundwire、SlimBu等）連接到音頻處理器。與任何基于 FPGA 的解決方案一樣，設計工程師可以使用片上嵌入式DSP、邏輯和存儲器資源構建高度定制解決方案并快速推向市場。

　　信號聚合

　　萊迪思 iCE40 UltraPlus FPGA 提供的資源也可用于大大簡化移動設備中的印刷電路板（PCB）布局。低成本傳感器的快速增長以及實時在線監測和環境感知計算的出現給 PCB 設計工程師帶來了新的挑戰。移動設備中的每種新型傳感器必須與應用處理器進行通信。

　　這些系統經常使用 I2C、I3C、SPI、UART 和 MIPI DPHY CSI-2 等接口。設計工程師可能要在單個產品中管理多達 40 個傳感器到應用處理器的信號。

　　通常情況下，圍繞著移動設備電池的一般有兩塊 PCB。這些 PCB 通常使用提供有限 EMI 屏蔽的柔性線纜連接。柔性線纜被限制為兩層以盡可能降低成本。因此電路板布局工程師可能需要應對在具有信號振鈴和其他可靠性問題的雙層線纜上傳輸多達 40 個信號的挑戰。

　　利用萊迪思 iCE40 UltraPlus FPGA 的獨家特性來聚合這些系統中的許多信號是一種簡化上述工作的方法。將 iCE40 UltraPlus FPGA 放在傳感器旁，PCB 設計工程師可以使用簡單的單針或雙針接口將多個不同的信號聚合并傳輸到應用處理器。

　　萊迪思 iCE40 FPGA 為信號聚合和快速布局調整提供了靈活的 I/O 中心

　　實現信號聚合帶來的好處并不僅限于此。如上文所述，萊迪思 iCE40 UltraPlus FPGA 可提供大量的計算資源。片上查找表（Look Up Table, LUT）和 DSP 可用于執行更多的本地化DHP任務。例如，聲束形成系統必須喚醒應用處理器以檢測和驗證指令中的關鍵短語。而使用信號聚合時，設計工程師可以利用 iCE40 UltraPlus FPGA 的本地資源在喚醒應用理器之前檢測和驗證關鍵短語。這種方法不僅為用戶提供了對關鍵短語的更快響應，它還通過使應用處理器在睡眠模式中保持更長時間而降低了系統功耗。

　　信號聚合大大簡化了應用處理器 PCB 板的布局。通過最小化板上信號的數量，設計工程師可以更容易地滿足復雜的布局規則并更快地完成電路板布局。

　　最后，使用 iCE40 UltraPlus FPGA 實現信號聚合可帶來巨大的設計靈活性。設計工程師可以重新配置 iCE40 UltraPlus FPGA 上任何接口的位置以簡化電路板布局。在這種情況下，是理想的電路板布局決定 FPGA 引腳排列，而不是反向為之。

　　總結

　　I/O 接口的快速發展有望為移動系統設計帶來令人興奮的全新功能。低成本傳感器的激增和“實時在線”功能的廣泛采用將使設計工程師實現前所未有的個性化設計。但要實現這些新功能，設計工程師必須為移動設備采用異構處理解決方案，使用不同的處理模塊來延長電池使用時間。憑借 DSP 塊和片上存儲器，萊迪思半導體的 iCE40 UltraPlus FPGA 可幫助 OEM 廠商將這些引人注目的新功能添加到產品中，滿足下一代移動設備頗具挑戰性功耗和計算要求。