上月，華大九天獲得國家集成電路產業投資基金投資，從2017年底至今，華大九天已獲得累計數億元投資，這將有助于華大九天提升自身技術水平，填補中國EDA工具上的空白。不過，由于中國在EDA工具上與國外三大廠差距過大，追趕之路任重道遠。

　　什么是EDA工具

　　EDA工具是電子設計自動化（Electronic Design Automation）的簡稱，是從計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發展而來的。利用EDA工具，工程師將芯片的電路設計、性能分析、設計出IC版圖的整個過程交由計算機自動處理完成。

　　由于上世紀六十七年代，集成電路的復雜程度相對偏低，這使得工程師可以依靠手工完成集成電路的設計、布線等工作。但隨著集成電路越來越復雜，完全依賴手工越來越不切實際，工程師們只好開始嘗試將設計過程自動化，在1980年卡弗爾.米德和琳.康維發表的論文《超大規模集成電路系統導論》提出了通過編程語言來進行芯片設計的新思想，加上集成電路邏輯仿真、功能驗證的工具的日益成熟，使得工程師們可以設計出集成度更高且更加復雜的芯片。

　　1986年，硬件描述語言Verilog問世，Verilog語言是現在最流行的高級抽象設計語言。1987年，VHDL在美國國防部的資助下問世。這些硬件描述語言的問世助推了集成電路設計水平的提升。隨后，根據這些語言規范產生的各種仿真系統迅速被推出，這使得設計人員可對設計的芯片進行直接仿真。隨著技術的進步，設計項目可以在構建實際硬件電路之前進行仿真，芯片布線布局對人工設計的要求和出錯率也不斷降低。

　　時至今日，盡管所用的語言和工具仍然不斷在發展，但是通過編程語言來設計、驗證電路預期行為，利用工具軟件綜合得到低抽象級物理設計的這種途徑，仍然是數字集成電路設計的基礎。一位從事CPU設計的工程師表示，"在沒有EDA工具之前，搞電路要靠人手工，對于大規模集成電路有上億晶體管的設計用手工簡直是不可為的......可以說有了EDA工具，才有了超大規模集成電路設計的可能"。

　　中國EDA工具完全依賴國外

　　中國半導體行業協會IC設計分會理事長、清華大學微電子所所長魏少軍曾表示：

　　"我們要改變以往那種使用先進工藝就代表是先進水平的錯誤認識，Intel用0.13微米工藝能作出2GHz而我們要用45nm才能實現，這就是差距......快速提升我們自己的IC基礎設計能力迫在眉睫，這是改變目前中國IC設計業嚴重依賴EDA工具和制造工藝才能實現芯片性能提升的根本途徑，而依賴并濫用IP則導致了中國SoC設計的同質化"。

　　清華大學微電子所所長魏少軍提到的"依賴并濫用IP則導致了中國SoC設計的同質化"指的是國內眾多IC設計公司大多依賴于ARM的IP授權開發SOC，由于都是購買ARM的Cortex A53、A55、A72、A73、A76等產品，同質化是必然的。

　　"中國IC設計業嚴重依賴EDA工具和制造工藝才能實現芯片性能提升的根本途徑"指的是很多中國國產SOC/CPU性能的提升嚴重依賴于購買更好的EDA工具和采用更好的制造工藝。

　　EDA軟件方面早已形成了三巨頭——Synopsys、Cadence、Mentor。國內從事EDA軟件開發的華大九天和這三家現在不是一個數量級的。誠然，華大九天也想在某些點工具上做些突破，但就整體技術實力而言幾乎像蚍蜉撼樹。

　　目前，國內根本沒有深亞微米的EDA成體系的設計平臺。正是因為國內從事EDA工具開發的公司在Synopsys、Cadence、Mentor面前實力過于懸殊，國內IC設計公司幾乎100%采用國外EDA工具。而且在相當長的一段時間里，看不到縮小和Synopsys、Cadence、Mentor技術差距的可能性。

　　結語

　　本次大基金投資華大九天，僅僅是開始，距離結成碩果，實現對國外三大廠的國產化替代還有很長距離，希望華大九天能鍥而不舍，持之以恒，不斷完善自己的產品，力爭縮小和國外三大廠的差距。