0 引言

    隨著混合模式VLSI系統(tǒng)的發(fā)展，人們對(duì)以低電源電壓工作的模擬集成電路產(chǎn)生了濃厚的興趣。在許多應(yīng)用中，運(yùn)算放大器的輸入共模電壓范圍(V_icm)應(yīng)保持盡可能寬，特別是在混合模式IC區(qū)域^[1-2]。

    輸入級(jí)電路是軌到軌運(yùn)算放大器的關(guān)鍵部分。為了在低電壓設(shè)計(jì)中獲得合理的信噪比，輸入級(jí)應(yīng)能夠處理來自軌對(duì)軌的共模輸入電壓^[3]。這可以通過放置N溝道和P溝道來實(shí)現(xiàn)差分輸入對(duì)并聯(lián)^[4]，如圖1所示。當(dāng)共模輸入電壓靠近地軌時(shí)，只有P溝道工作；當(dāng)共模輸入電壓接近V_DD軌時(shí)，只有N通道工作;而在共模輸入電壓的中間范圍內(nèi)，所有差分對(duì)都工作。然而，當(dāng)兩個(gè)差分對(duì)完全工作時(shí)，該輸入級(jí)的跨導(dǎo)是僅有一對(duì)差分對(duì)工作時(shí)跨導(dǎo)的兩倍。

    該電路在以下三個(gè)區(qū)域運(yùn)行：

    若輸入級(jí)跨導(dǎo)變化很大，則阻止了最佳頻率補(bǔ)償，并在很大程度上影響單位增益信號(hào)的失真。

    輸入晶體管的g_m由下式給出：

其中μ_N和μ_P是電荷載流子的遷移率，C_OX是氧化物電容；W和L分別是晶體管的寬度和長(zhǎng)度^[5-6]。從式(5)可以發(fā)現(xiàn)，對(duì)于常數(shù)g_m，P溝道和N溝道輸入對(duì)的寬長(zhǎng)比率必須遵循以下關(guān)系：

    如果由于工藝變化，特別是溫度的變化，μ_N超過μ_P的比率與其正常值不同，則g_m將具有另外的變化。

    目前已經(jīng)提出了許多方案來獲得軌到軌常數(shù)g_m。一般方法是通過1：3電流鏡電路控制差分輸入對(duì)的DC尾電流^[7]。本文提出的電路通過使用虛擬輸入差分對(duì)動(dòng)態(tài)地改變輸入差分對(duì)的尾電流來恒定g_m，其在每個(gè)虛擬輸入差分對(duì)的尾電流晶體管處具有補(bǔ)償電流源^[8]。電路在整個(gè)過程中實(shí)現(xiàn)幾乎恒定的跨導(dǎo)g_m(在±2%范圍內(nèi))。

1 恒定跨導(dǎo)gm輸入級(jí)

    所提出的常數(shù)g_m輸入級(jí)電路的基本結(jié)構(gòu)如圖2所示。N溝道虛擬輸入差分對(duì)連接到P溝道輸入差分對(duì)的尾電流晶體管(M6)，P溝道虛擬輸入差分對(duì)連接到N溝道輸入差分對(duì)的尾電流晶體管(M5)。當(dāng)只有一個(gè)有效輸入對(duì)工作時(shí)，虛擬輸入差分對(duì)沒有任何影響^[9]。

    當(dāng)兩個(gè)不同的差分對(duì)完全工作時(shí)，虛擬輸入差分對(duì)帶走4倍I_ref尾電流的3倍I_ref。三個(gè)區(qū)域的跨導(dǎo)g_m分別如下。

    第一區(qū)和第三區(qū)：

    第二區(qū)：

    在該結(jié)構(gòu)中，每個(gè)虛擬輸入差分對(duì)的晶體管尾電流都加入了補(bǔ)償電流I_C。當(dāng)虛擬輸入差分對(duì)關(guān)閉時(shí)，I_C將用于M11和M12使其保持在三極管區(qū)域^[10]。這種優(yōu)化可以減少跨導(dǎo)g_m的變化，因?yàn)楫?dāng)輸入差分對(duì)關(guān)閉時(shí)，M5和M6處于三極管區(qū)域。當(dāng)沒有電流I_C被注入，并且M7和M8被關(guān)斷時(shí)，M11的漏源電壓將為零。因?yàn)闆]有注入I_C，所以只要共模電壓在NMOS晶體管的閾值電壓(V_THN)附近，M7和M8就會(huì)進(jìn)入亞閾值區(qū)域；與輸入差分對(duì)(M1和M2)相比，只要共模電壓高于V_THN+V_DS5，在三極管區(qū)工作的M5(V_DS5)的漏-源電壓將進(jìn)入亞閾值區(qū)；虛擬差分對(duì)將在相同類型的輸入差分對(duì)之前生效，這是該結(jié)構(gòu)的g_m變化的主要原因^[11]。

    補(bǔ)償電流的值通過以下等式計(jì)算：

    通過尾電流晶體管的三極管區(qū)電流和飽和電流的比例來估計(jì)補(bǔ)償電流I_C的影響是顯而易見的，并在本文的仿真部分中給出。

2 求和電路和整個(gè)輸入級(jí)電路

    如圖3(a)所示，電流鏡M20和M21與折疊的級(jí)聯(lián)M22-M25一起形成求和電路，M22-M25與輸入差分對(duì)連接。該求和電路不僅增加了來自互補(bǔ)軌到軌輸入級(jí)的信號(hào)，而且由于折疊的級(jí)聯(lián)的高電壓增益而增加了級(jí)的增益[12]。當(dāng)需要更高的增益時(shí)，可以通過使用如圖3(b)所示的增益提升技術(shù)來改善求和電路。當(dāng)驅(qū)動(dòng)低電阻時(shí)，AB類輸出級(jí)是首選。圖4所示為整個(gè)輸入級(jí)可視為單級(jí)放大器，用于驅(qū)動(dòng)VLSI系統(tǒng)中的電容器。M28和M29形成補(bǔ)償電流源連接到虛擬輸入對(duì)。

3 仿真和分析

    基于所提出的恒定g_m輸入級(jí)，軌對(duì)軌CMOS運(yùn)算放大器輸入級(jí)采用標(biāo)準(zhǔn)0.18 μm CMOS技術(shù)設(shè)計(jì)，其中V_THN≈0.48 V，V_THP≈0.46 V。圖5顯示了I_tail=40 μA和V_DD=1.8 V時(shí)總輸入級(jí)跨導(dǎo)對(duì)共模輸入電壓V_icm的仿真結(jié)果。結(jié)果顯示g_m變化為±2％，性能明顯比沒有補(bǔ)償電流的電路好^[13]。由于上述原因，最大g_m變化發(fā)生在共模電壓的0.5～0.6 V和1.2～1.3 V。g_m變化不僅由電氣原因引起，而且還與過程中電路不匹配有關(guān)^[14]。顯然，輸入差分對(duì)的(W/L)_N和(W/L)_P之間的不匹配會(huì)導(dǎo)致g_mN和g_mP之間產(chǎn)生Δg_m。M5、M11、M29晶體管和M5、M12、M28晶體管的尺寸不匹配將使輸入對(duì)尾電流與設(shè)計(jì)比率不同，這也會(huì)導(dǎo)致gm變化。根據(jù)式(4)，晶體管尺寸的不匹配導(dǎo)致ΔK對(duì)于g_m具有與尾電流的不匹配有同樣的影響，這意味著輸入對(duì)的不匹配對(duì)總g_m變化的影響比尾電流鏡的失配更顯著。設(shè)計(jì)人員應(yīng)該更加關(guān)注這些晶體管布局。虛擬對(duì)不匹配不會(huì)影響電路，其電流由尾電流鏡決定^[15]。從圖5可以看出一階g_m計(jì)算表達(dá)式無法解釋其所模擬的結(jié)果,根據(jù)式(4)，g_m應(yīng)隨著尾電流I_tail的增加而增加。根據(jù)圖5所示，當(dāng)尾電流I_tail大于中間范圍時(shí)，g_m的兩個(gè)邊緣不隨模式輸入范圍變化而變化，相反它略有下降。這可以通過更具體的二階gm表達(dá)式式(11)來解釋。

    其中λ是溝道長(zhǎng)度調(diào)制參數(shù)。對(duì)于N通道差分對(duì)M1和M2，當(dāng)共模輸入范圍的較高邊緣增加時(shí)，它們的漏源電壓減小；對(duì)于P通道差分對(duì)M3和M4，當(dāng)共模輸入范圍的較低邊緣減小時(shí)，它們的漏源電壓減小。當(dāng)通道長(zhǎng)度減小時(shí)，這種現(xiàn)象將非常明顯^[16]。 

    本文比較了一些目前軌對(duì)軌放大器的最先進(jìn)的技術(shù)，如表1所示。

    圖6顯示了不同電源電壓下g_m隨共模輸入電壓V_icm的變化。當(dāng)電源電壓變化在10％以內(nèi)時(shí)，電路工作正常。圖7顯示了在不同溫度下g_m隨共模輸入電壓V_icm的變化。可以看到，在不同共模輸入電壓V_icm值下的溫度對(duì)g_m變化有影響。這是由于輸入的互補(bǔ)結(jié)構(gòu)、電子和空穴的遷移率和由于其不同的散射機(jī)制而對(duì)溫度的響應(yīng)不同導(dǎo)致的^[17]。N溝道MOSFET對(duì)溫度更敏感，因此當(dāng)溫度升高時(shí)，其g_m下降得更快。圖8顯示了該電路的交流特性，仿真結(jié)果顯示該單級(jí)放大器的直流增益超過61 dB，帶寬為25 MHz，相位裕度為78°，電路功率小于498 μW。

4 結(jié)論

    本文在1.8 V電源電壓下采用0.18 μm標(biāo)準(zhǔn)CMOS工藝，設(shè)計(jì)了一種恒跨導(dǎo)軌對(duì)軌運(yùn)算放大器輸入級(jí)電路。該電路在整個(gè)過程中實(shí)現(xiàn)了幾乎恒定的跨導(dǎo)g_m(在±2%范圍內(nèi))。在不同電源電壓和溫度下對(duì)電路的運(yùn)行情況進(jìn)行了仿真分析。討論了輸入晶體管和電流鏡的失配問題。為了獲得更好的性能，本文考慮了二階效應(yīng)。

參考文獻(xiàn)

[1] MASOOM A，HADIDI K. A 1.5-V，constant-gm, rail-to-rail input stage operational amplifier[C].IEEE International Conference on Electronics，2006：203-205.

[2] SONG T S T，YAN S Y S.A robust rail-to-rail input stage with constant-gm and constant  slew rate using a novel level shifter[C].IEEE International Symposium on Circuits & Systems，2007：477-480.

[3] HUANG H Y，WANG B R，LIU J C.High-gain and high-bandwidth rail-to-rail operational amplifier with slew rate boost circuit[C].IEEE International Symposium on Circuits & Systems，2006：907-910.

[4] FERRARI G，GOZZINI F，SAMPIETRO M.Transimpedance amplifier for very high sensitivity current detection over 5MHz bandwidth[J].Microelectronics and Electronics，2008：201-204.

[5] BESPALKO R D.Transimpedance amplifier design using 0.18 μm CMOS technology[J].Electrical and Computer Engineering，2007，23(2)：32-37.

[6] 高瑜宏，朱平.一種高增益帶寬積CMOS跨導(dǎo)運(yùn)算放大器[J].微電子學(xué)，2017，47(5)：597-600.

[7] 林俊明，鄭耀華，張志浩，等.CMOS射頻功率放大器高效率和高線性度研究進(jìn)展[J].電子技術(shù)應(yīng)用，2015，41(5)：21-24.

[8] 徐偉，黃樂天，丁召明，等.CMOS全集成低壓低功耗鎖相環(huán)設(shè)計(jì)概述[J].電子技術(shù)應(yīng)用，2014，32(4)：6-10.

[9] CHEN W Z，LU C H.Design and anaylsis of a 2.5-Gbps optical receiver analog front-end in a 0.35-μm digital CMOS technology[J].IEEE Transactions on Circuits & Systems I Regular Papers，2006，53(5)：977-983.

[10] Bespalko R D.Transimpedance amplifier design using 0.18 μm CMOS technology[J].Electrical and Computer Engineering，2007，23(2)：32-37.

[11] PERNICI S，NICOLLINI G，CASTELLO R.A CMOS low-distortion fully differential power amplifier with double nested miller compensation[J].IEEE Journal of Solid-State Circuits，1993，28(5)：758-763.

[12] ESCID H，ATTARI M，IDIR M A，et al. 0.35 μm CMOS optical sensor for an  integrated transimpedance circuit[J].International Journal on Smart Sensing and Intelligent Systems，2011，4(3)：467-481.

[13] LI M H，LI C S，HOU L J，et al.A 1.57 mW 99 dB CMOS transimpedance amplifier for VHF micromechanical reference oscillators[C].IEEE International Symposium on Circuits and Systems.IEEE，2012：209-212.

[14] SINA F，HOSSEIN S.Positive feedback tecnique for DC-gain enhancement of folded cascode op-amps[C].IEEE 10th International New Circuits & Systems Conference，2010：261-262.

[15] 李紅，賀章擎，徐元中.基于功率合成器的20GHz CMOS功率放大器設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2016，42(5)：39-41.

[16] 王月一，王軍，王林.基于恒功耗的CMOS低噪聲放大器噪聲系數(shù)優(yōu)化計(jì)算[J].電子技術(shù)應(yīng)用，2017，43(2)：22-25.

[17] 奉偉，施娟，翟江輝.一種用于高精度DAC的實(shí)用型CMOS帶隙基準(zhǔn)源[J].電子技術(shù)應(yīng)用，2018，44(2)：16-19.

作者信息:

高瑜宏，李俊龍

(呂梁學(xué)院，山西 呂梁，033000)