設計出色的 CPU 或 GPU，甚至是 FPGA 或定制 ASIC（如交換機或路由器芯片），是創建更強大系統的一個重要方面。但是，如何把這些器件分解成小芯片以提高產量和降低成本，并在一個封裝內以及跨封裝和節點將其組合在一起同樣重要。
本周在臺灣舉行的 Computex 大會上，AMD 展示了其在芯片工藝和芯片封裝方面的一些實力，以及這兩個領域的進步如何成為 AMD 在所有高性能計算市場擴張的關鍵，而不僅僅是模擬和建模。
“在AMD，我們一直在思考下一步是什么，”該公司首席執行官 Lisa Su 在她的 Computex 主題演講中解釋說。“先進技術是我們產品領先地位的關鍵基礎，這意味著將最好的工藝技術與最好的封裝技術結合在一起。我們是臺積電 7 納米先進制造技術的早期采用者，到目前為止，我們已經在所有市場上交付了 30 多種 7 納米產品。我們的 5 納米技術路線圖正在走上正軌，包括我們將于明年推出的首款 Zen 4 產品。”
Lisa Su提醒大家，AMD也一直走在芯片封裝技術的前沿，我們一直認為這與芯片設計和芯片工藝同等重要。您必須同時擅長這三項才能取得成功——或者與那些從事初級研究的人合作，并將其開發成您將需要的未來技術。IBM 曾經擅長這三個方面，回到今天，AMD 在研究各種芯片封裝方面做得很好，同時密切關注它曾經參與的芯片工藝進步在 2009 年初分拆 GlobalFoundries 之前。
“我們也是先進封裝技術的領導者，”Lisa Su說。“我們在封裝創新方面的投資是一個多年、多技術的旅程。2015 年，AMD 向 GPU 市場推出了高帶寬內存（HBM）和硅中介層技術，在小尺寸內存帶寬方面領先業界。然后，我們在 2017 年推出大容量多芯片模塊封裝時，為數據中心和 PC 市場的計算設定了新的性能軌跡。2019 年，我們推出了小芯片，在同一封裝中為 CPU 內核和 I/O 使用不同的工藝節點，從而顯著提高了性能和功能。”
芯片更穩固地進入第三維總是遲早的事情。芯片并不是真正的平面物體、2D 物體，而是堆疊了數十層材料來創建晶體管和電路。但最終，由于光刻設備掩模版尺寸的限制，與在同一區域制造許多小芯片的成本相比，制造大芯片的成本高（小芯片的產量在統計上更好，因此獲得一定數量的原始計算所需的晶圓更小，從而降低了成本），我們都知道我們將采用 2.5D（通過中介層將芯片相互連接到全 3D 堆疊裸片以創建具有各種好處的更緊湊的設備。
這就是Lisa在她的主題演講中暗示 AMD 要去的地方：往上發展。
“我們與臺積電就他們的 3D 結構密切合作，將小芯片封裝與芯片堆疊相結合，為未來的高性能計算產品創建 3D 小芯片架構。”
AMD 正在與臺積電合作開發的第一個使用 3D 結構的原型芯片是垂直緩存。在原型中，AMD 采用了 Ryzen 5000 系列處理器，并在每個核心復雜芯片或 CCD 的頂部直接堆疊了一個 7 納米的 64 MB SRAM，這使為核心供電的 L3 緩存數量增加了兩倍。3D 緩存通過硅通孔直接連接到 Zen3 CCD，在堆疊芯片之間傳遞信號和電源，推動超過 2 TB/秒的帶寬。
Lisa Su 展示的生產芯片是帶有 3D V-Cache 的 Ryzen 5900X CPU，每個 CCD 具有 96 MB 緩存，在具有 12 或 16 核的 Ryzen 處理器復合體中總共有 192 MB 的三級緩存。這就是這里顯示的內容：
圖片
在運行 Gears V 視頻游戲的基準測試中，普通的 Ryzen 9 5900X 可以驅動 184 FPS，而帶有 3D V-Cache 的原型 Ryzen 5900X 可以驅動 206 FPS。兩者都具有相同的核心數（未指定）并且都以相同的 4 GHz 時鐘速度運行；這使 Gears V 的性能提高了 12%。在一系列游戲中，平均性能提高了 15%。正如 Su 所說的那樣，這是一種性能提升，相當于 CPU 設計中的架構生成步驟——實際上不必更改 CPU 內核或 I/O 芯片。
蘇說，臺積電在AMD的大力幫助下打造的3D結構技術，其互連密度是2D小芯片的200倍以上，密度是其他3D堆疊技術的15倍。順便說一下，這是一種完全沒有焊料凸點的直接銅對銅線接合，與微凸點 3D 封裝方法相比，這種 3D 結構技術每個信號的能效高出 3 倍以上。
“所有這些都使其成為世界上最先進、最靈活的有源硅堆疊技術，”她笑著補充道。
蘇說，3D V-Cache將在今年年底量產。我們希望它很快能在服務器 CPU 上進行測試，也許今年晚些時候在橡樹嶺國家實驗室安裝的“Frontier”超級計算機中使用的“Trento”定制 CPU。
圖片
人們對 Trento 知之甚少，但人們普遍預計它是一個定制的“米蘭”部件，采用與米蘭使用的內核相同的內核，但將它們與新的 I/O 和內存小芯片結合在一起，該芯片在芯片上具有 Infinity Fabric 3.0 鏈接。端口，以及足夠多的端口，以便單個插槽的 CPU 內存和四個 GPU 的內存可以全部鏈接到一個單一的、連貫的、共享的內存中。Oak Ridge 在作為“Summit”超級計算機基礎的 IBM Power9 CPU-Nvidia Volta GPU 計算復合體中具有相干內存，而通過在 Power9 處理器上添加 NVLink 端口實現的這種相干性是使 IBM 和 Nvidia 贏得交易以構建 Summit 的架構。
許多人懷疑，如果 Instinct MI200 GPU 加速器是“Arcturus”MI100 GPU 的 5 納米縮小，它將兩個小芯片或兩個完整的 GPU 放在一個插槽中，正如許多人懷疑的那樣，那么 Infinity Fabric 3.0 端口的數量將需要使 CPU 和 GPU 內存一致（設備之間沒有太多導致延遲的跳躍）將很大，因此我們預計 Trento I/O 和內存芯片也會很大。Trento 芯片有可能支持 PCI-Express 5.0 外圍設備和 DDR5 緩沖主內存。除了這臺機器的主要承包商惠普企業、AMD 和橡樹嶺之外，似乎沒有人能確定。但我們所知道的是，他們都渴望在 2021 年 11 月的 500 強排名之前準時讓 Oak Ridge 與 Frontier 一起進入該領域，
我們認為，如果 Trento 還使用 3D V-Cache 技術使用更大的緩存會很有趣，事實上，如果這不是封裝的一部分，我們會感到驚訝。
AMD 3D Chiplet 技術：迎接處理器的未來
AMD 昨晚在Computex 2021主題演講中發布了一些新聞，當時 AMD 首席執行官 Lisa Su 博士展示了該公司與臺積電合作開發的新 3D 小芯片技術。
總而言之，與其將自己分散在更寬的芯片上，不如將邏輯單元和高速緩存等 CPU 組件堆疊在一起，利用垂直空間，而不是在一個芯片上增加總表面積扁平晶圓。
雖然該技術主要由臺積電率先推出，但 AMD 似乎是第一家通過在其銳龍系列處理器中引入新的“垂直 L3 緩存”來利用新工藝的芯片制造商。
在沒有過多陷入計算機系統架構的情況下，高速緩存是處理器的一部分，可以在任何給定時間為處理器存儲最相關的數據和程序指令。緩存越大，可以存儲的數據就越多，因此處理器不必從 RAM 中獲取新數據，這需要更長的時間并降低性能。
根據 Su 的說法，通過將 64MB SRAM 節點堆疊到 CCD（處理器中包含一組處理核心的部分）上，AMD 能夠將 16 核處理器上可用的 L3 緩存從最大 64MB 增加到 192MB .
雖然這項技術還沒有進入消費級處理器，但AMD 表示，它“有望在今年年底前開始生產具有 3D 小芯片的未來高端計算產品。”
在沒有深入摩爾定律的雜草的情況下，十多年來，我們的計算機將逐漸變得更快的假設已經被擱置了。我們不能再依靠越來越小的晶體管的蠻力工程來使我們的計算機越來越強大。在單個硅原子開始成為不可靠的電流介質之前，我們正在接近這些晶體管的字面物理極限。
因此，雖然我們已經完成了制造功能越來越強大的計算機的簡單方法，但這并不意味著我們所知道的進步的結束。我們將在未來幾年繼續縮小晶體管的尺寸，但下一階段正在超越晶體管并創新我們尚未考慮的新處理器技術——而 3D 制造顯然是下一步。
我們很早就意識到，當您用完物理空間并且需要擠進更多東西時，無論是晶體管、庫存還是人員，都會開始向上移動而不是向外移動。
AMD 的新 3D V-Cache 只是朝著這個方向邁進的第一個實現- 從字面上看。擴展可用于現有處理器架構的緩存已經大大提高了性能，但我們沒有理由不也開始堆疊內核。
這將需要各種新的工程解決方案來進行熱管理、物理完整性、功耗等，但這些一直是處理器創新的障礙——不像晶體管縮小到可以真正計算出原子數量的程度。正在努力，與嘗試以某種方式制造小于 1nm 的芯片相比，后面的這些挑戰更易于管理并且更有希望。
