6月9日，在南京舉辦的世界半導體大會上，中國半導體行業協會副理事長、長電科技董事兼首席執行長鄭力帶來主題為《后摩爾時代先進芯片成品制造技術的突破》的報告。

　　中國半導體行業協會副理事長、長電科技董事兼首席執行長鄭力

　　半導體集成電路這個行業，我覺得和其他高科技行業一樣，有些這個行業比較特殊的專用名詞，比如毛院士和吳漢明院士講到的異構集成、后摩爾定律時代。但是和其他行業相比沒有像集成電路這個行業專用名詞家喻戶曉，大家都在關心。比如去年，理發師一邊剃頭一邊說光刻機是不是我們國家買不到了？今年上半年大街小巷都在說缺芯缺產能的問題，特別是汽車缺芯的問題。從上個世紀80年代開始就在接觸學習集成電路，在摩爾定律方興未艾時就學習集成電路的這些人，到了今天摩爾定律走到了后摩爾時代，一方面讓我們感受到變化，一方面也感受到責任重大。

　　今天，我專注在后摩爾時代從芯片的制造角度和大家分享幾點看法，由于時間關系我只講兩點：一是先進封裝正在發生華麗轉身；二是轉身間發生了什么樣的顛覆性技術突破。

　　一、后摩爾時代封測技術的華麗轉身

　　先看“封裝”這個詞。雖然我自己是中國半導體行業協會封裝測試分會的當職理事長，但是我對“封裝”這個詞不太喜歡，我常年在IDM工作。在IDM大家不管封裝這道工序叫封裝，我們叫相對于前道的晶元，后道一般叫后道制造。國際上對于產業鏈分布的時候把前道制造和后道制造是放在一起的，其他幾個板塊設計、IP、設備和材料。

　　所謂的先進封裝發展到今天，關鍵詞已經不僅僅是把芯片拿來以后裝進去封起來，確實是這樣，裝進去再封起來。現在的關鍵詞，AMD這幾年來一路狂飆靠的是后道制造技術，如何提高芯片的集成度，如何提高在封裝體內的高速互聯。所以我說到了先進封裝繼續往前走的時候華麗轉身的關鍵就是“封”和“裝”已經不是它的決定因素，而是高度集成的“集”，還有高度互連的“連”成為制造關鍵。

　　再布線層線寬間距從20微米發展到2×2，縮小了10倍，晶圓從28納米到今天的5納米，3納米幾乎是同樣的進程。十年前手機主芯片用最先進的后道制造工藝來做，那個時候在基板上用PUP封裝來做，到今天用扇出形的工藝+GUP來做，要處理的晶圓節點從28納米到5納米，垂直高度從1.6毫米到今天只有0.6毫米，從當時的有機基板變為再布線，現在的基板非常短缺，用機緣級的IDU可以替代它。剛才AMD講的CPU、GPU這幾年做得非常好，現在一個是I/O的密度是15倍的提高，集成了高帶寬的存儲器，而且存儲器和GPU之間的距離也縮短了10倍。一句話，先進封裝在技術向前走走到異構集成，微系統集成階段實現了質的飛躍。

　　從產業價值定位來講，我們用建筑行業和芯片行業特別是后道的制造行業來比較，原來的傳統封裝說它像是磚頭工人，并沒有貶低磚頭的含義，制造磚頭也不容易，但是我們只是做一塊磚頭，到先進封裝不僅僅是對晶圓封和裝的問題，要進行復雜的連線，進行重組，但這只是先進的封裝，可以把它比喻成用磚頭來蓋墻甚至搭一個房屋，可以把它說成是先進封裝的階段。到今天異構集成，先進封裝走到了微系統集成階段，我們做的是像建筑師一樣的工作，而不僅僅是單純的蓋房子搭墻。你如果和建筑師說你就是一個泥瓦匠，他答應不答應？今天如果把后道制造的異構集成所做的工作說你就是一個封裝，我們不答應，我想很多業界朋友也不答應，所以這是它的變化。

　　這不僅僅是概念性的問題，左下角圖是我們截圖AMD，非常令人震撼，上周在大會上發布的，3Dchipled集成和2Dchipled集成相比密度提升300倍，和原來用Micro做集成的3D方案比密度提升15倍。不光是AMD，臺積電也好，英特爾也好，國際頭部企業都在積極布局異構集成，在半導體后道技術上發力實現一個是集成的問題，一個是高密度互連的問題，確實在業界后摩爾定律時代，大家用不同途徑繼續提升芯片集成度。

　　二、先進芯片成品制造技術的顛覆性突破

　　我用我們長電科技的例子和大家講一下。

　　這一年長電科技做了重大決定，決定在異構集成的國際賽道上推出了注冊商標叫XDFOI全系列的解決方案，這是基于長電科技目前正在量產的2D封裝，基于我們在MCM和SIP可以集成多顆5納米SOC，加多顆高帶寬的存儲器，已經量產。現在已經和客戶在一個一個項目導入的逐漸走到2.5D、3D的面向Chipled方案，把更多的芯片一方面是高密度的疊加在一起，同時用高密度的布線層把芯片和芯片之間結合在一起，包括不同的形式，一系列組合圈面向異構集成的賽道，在積極提速。

　　我們這次厚積薄發，在扇出型的技術長電科技已經積累量產的經驗將近10年，再結合高密度的SIP的技術面向Chiplet推動了包括2.5D的chipled、2Dchipled、3dchipled一系列的產品解決方案，和客戶在導入。剛才講不同的產品我們在2022年、2023年都有量產項目和解決方案，這對市場上非常看中的高性能計算、人工智能、汽車電子、醫療、通信這些相關應用都有chipled高密度集成推動的解決方案。

　　大家一般講到2.5D、3D，臺積電講到最先進封裝的時候是用TSV和芯片的疊加進行高速互聯。長電科技有所不同，我們這次推出一個系列是用盲孔互聯形成（英）intorposer讓它來和芯片之間形成高速互聯，    因為TSV成本非常高，關鍵是良率怎么樣還達不到業界要求，但是intorposer（音）在成本包括良率控制上都非常有效，這是長電科技積累的扇出型的高密度封裝形成我們技術的knowhow。所以推出的技術可以多層IDO布線，目前做到2×2的線寬間距，明后年可以做到1×1高密度的線寬間距，40微米，后面是20微米極窄的凸塊互聯，多層芯片疊加，集成高帶寬存儲，集成無源元件。

　　紅顏色就是IDO再布線的層，后道我們也做出一片晶圓，和前道的晶圓廠不一樣在哪里，它那個是做電路，我們這個是專門為高密度的互聯做出一個晶圓，這個晶圓和前道的晶圓結合在一起最后通過疊加和互聯把高密度的異構集成的芯片集成在一起，還可以根據芯片大小，如果比較小就是一個封裝體可以拿過來用，如果芯片比較大超過20×20再結合高密度的導裝BGA的封裝形式再結合在一起，為高性能計算提供大顆的高密度的芯片解決方案。

　　我還想再說一點，通過高密度系統級的封裝，SIP也是異曲同工，另外一條可以實現Chipled所要求的效果和性能，這也是chipled的一部分，或者chipled也是SIP的一部分，包括現在做的面向可穿戴的所有芯片放在一起放在一個SIP的模塊里已經在量產的芯片，包括面向6G在研發的芯片，包括在5G做的5G毫米波的高密度SIP芯片，也包括3層SIP的疊加雙面封，也值得大家學習和關注，也是后摩爾時代技術走向突破的另一條途徑。

　　我還要再強調，光有制造工藝和高密度的互聯、高密度的集成工藝還不夠，在后道制造工藝越來越重要的包括長電科技也好，國際的龍頭企業現在在加強和設計行業和IPEDA企業的合作，后面EDA的王總也會講到。和這些企業合作，從芯片整體的協同設計就要開始做，因為我們的密度、集成度越來越復雜，必須在芯片前期規劃和設計時就把設計中間的晶圓制造和后道的成品制造聯系在一起，才能保證良率，才能保證性能提高。原來我們說芯片設計以后，大致做了一個封裝設計，測試就可以，現在和芯片設計要有互動，拿到后道制造廠要有一個系統級的工作，從產品結構、物理性能、熱性能包括計算性能有綜合的協同，才能實現AMD潘總講這么高算力的芯片。

　　除了設計以外，測試也變得越來越復雜，這是大家往往忽視的問題，一般國內廠包括國際做測試的廠，一般是客戶給我我測試，由于走到高密度集成、異構集成以后，測試環節和前面環節的配合也越來越重要，從前面測試到中間的環節到最后系統的測試到產品反過頭來對系統的測試，在國際上都有專門面向異構集成成立標準化委員會，長電科技非常早期也成為這幾個非常關鍵標準化委員會的重要成員，把測試和芯片高密度集成緊密結合在一起，形成完整的集成電路器件的芯片成品制造的關鍵制造工藝。

　　主要和大家分享的是這兩點觀點，總結一下。

　　我們認為在后摩爾時代確實先進封裝或者封裝已經遠遠超過自意范圍，走進了集成電路芯片成品制造這個重要產業階段。在這個方面，先進封裝，先進集成電路的成品制造在產業的升級換代中，學界的各位大咖已經充分認識到它的升級換代對集成電路摩爾定律繼續向前走起到非常關系的作用。

　　這次長電科技借世界半導體大會機會，正式把系列性的XDFOI面向異構集成的產品向業界積極推動，同時我們成立集成電路設計服務事業部，用設計服務和廣大客戶結合在一起，在后摩爾時代我們相信可以把集成電路產業建設得更加美好。