文獻(xiàn)標(biāo)識(shí)碼： ADOI：10.16157/j.issn.0258-7998.201177
中文引用格式： 楊榮彬，徐振濤. 一種用于時(shí)間交織型SAR ADC的電容校正技術(shù)[J].電子技術(shù)應(yīng)用，2021，47(7)：44-47.
英文引用格式： Yang Rongbin，Xu Zhentao. A calibration technique for capacitor mismatches of time-interleaved SAR ADC[J]. Application of Electronic Technique，2021，47(7)：44-47.
0 引言
高速ADC作為關(guān)鍵模塊在航空航天、雷達(dá)通信[1]和軟件無(wú)線電等領(lǐng)域發(fā)揮著重要作用。隨著應(yīng)用的發(fā)展，這些領(lǐng)域?qū)δ?shù)轉(zhuǎn)換器的性能要求越來(lái)越高，特別是在對(duì)續(xù)航有限制的應(yīng)用場(chǎng)合，不僅需要ADC的速度和精度滿(mǎn)足系統(tǒng)要求，還對(duì)ADC的低功耗提出了明確要求[2]。
逐次逼近(Successive-Approximation-Register，SAR)ADC由于其本身的類(lèi)數(shù)字電路特性，使得該類(lèi)型的ADC可以較好地發(fā)揮先進(jìn)工藝制程的優(yōu)勢(shì)，在提高性能的同時(shí)降低功耗。隨著集成電路的制造工藝發(fā)展到納米量級(jí)，SAR ADC的功耗優(yōu)勢(shì)將越來(lái)越明顯[3-5]。
時(shí)間交織(Time-Interleaved，TI)ADC是將多個(gè)低速工作的ADC按照時(shí)間順序依次對(duì)輸入信號(hào)進(jìn)行采樣并轉(zhuǎn)換量化輸出，并將各低速ADC的輸出結(jié)果按對(duì)應(yīng)的工作次序交織成最終輸出，以實(shí)現(xiàn)模擬信號(hào)到數(shù)字信號(hào)的高速轉(zhuǎn)換。隨著集成電路制造工藝的發(fā)展，基于納米工藝設(shè)計(jì)制造的低功耗高速時(shí)間交織型SAR ADC在近年來(lái)越來(lái)越受到人們的重視[6-8]。
本文詳細(xì)內(nèi)容請(qǐng)下載：http://m.jysgc.com/resource/share/2000003652。
作者信息：
楊榮彬，徐振濤
(成都銘科思微電子技術(shù)有限責(zé)任公司，四川 成都610051)
