Buck芯片緩沖電路設(shè)計的仿真分析與應(yīng)用
2021年電子技術(shù)應(yīng)用第10期
葉豐華，劉 昊，康 磊，蔡文波
浪潮電子信息產(chǎn)業(yè)股份有限公司 浪潮高效能服務(wù)器和存儲技術(shù)國家重點實驗室，北京100086
摘要： Buck型變換器的開關(guān)點是外部調(diào)優(yōu)的主要對象，隨著開關(guān)頻率的提高和負載電流的增大，芯片內(nèi)的寄生電感對開關(guān)電壓波形的影響越來越大，外部緩沖電路作為調(diào)整開關(guān)波形的工具起到關(guān)鍵的作用，僅僅依靠經(jīng)驗來設(shè)計外部緩沖電路已經(jīng)無法滿足設(shè)計要求。通過對緩沖電路的工作原理進行分析，結(jié)合仿真結(jié)果和工程實踐，分析緩沖電路的穩(wěn)壓性能和效率損失，可以為外圍緩沖電路的設(shè)計提供一種量化分析方法。
中圖分類號： TN492
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.211421
中文引用格式： 葉豐華，劉昊，康磊，等. Buck芯片緩沖電路設(shè)計的仿真分析與應(yīng)用[J].電子技術(shù)應(yīng)用，2021，47(10)：113-117，123.
英文引用格式： Ye Fenghua，Liu Hao，Kang Lei，et al. Simulation analysis and application of buck chip buffer circuit design[J]. Application of Electronic Technique，2021，47(10)：113-117，123.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.211421
中文引用格式： 葉豐華，劉昊，康磊，等. Buck芯片緩沖電路設(shè)計的仿真分析與應(yīng)用[J].電子技術(shù)應(yīng)用，2021，47(10)：113-117，123.
英文引用格式： Ye Fenghua，Liu Hao，Kang Lei，et al. Simulation analysis and application of buck chip buffer circuit design[J]. Application of Electronic Technique，2021，47(10)：113-117，123.
Simulation analysis and application of buck chip buffer circuit design
Ye Fenghua，Liu Hao，Kang Lei，Cai Wenbo
State Key Laboratory of Inspur High Efficiency Server and Storage Technology，Inspur Electronic Information Industry Co.，Ltd.， Beijing 100086，China
Abstract： The switching point of the buck converter is the main object of external tuning. With the increase of the switching frequency and the increase of the load current, the parasitic inductance in the chip has an increasing influence on the switching voltage waveform, and the external buffer circuit is used as the adjustment switch. The waveform tool plays a key role, and only relying on experience to design the external buffer circuit can no longer meet the design requirements. By analyzing the working principle of the buffer circuit, combined with simulation results and engineering practice, this paper analyzes the voltage regulation performance and efficiency loss of the buffer circuit, and provides a quantitative analysis method for the design of the peripheral buffer circuit.
Key words : buck converter；simulation；snubber；efficiency
0 引言
Buck芯片工作的基本原理是將高輸入電壓斬波成具有一定占空比的周期脈沖，之后再通過LC濾波器將周期脈沖整合成穩(wěn)定的低壓直流電[1-3]。
傳導(dǎo)高壓脈沖信號的位置稱為Phase點，常用Buck電源的典型參數(shù)為開關(guān)頻率500 kHz，輸入電壓12 V。Phase點在500 kHz，0 V~12 V脈沖的作用下，成為了一個不可忽略的噪聲源。
為了降低開關(guān)損耗，當前開關(guān)電源的MOSFET開關(guān)速度非常快，即Phase點波形的上升沿和下降沿的斜率很高。芯片內(nèi)的寄生電感(ESL)在這樣的激勵下能夠在Phase點產(chǎn)生很大的過沖(Overshoot)[4-5]，Phase點過高的Overshoot會超過下管MOSFET的耐壓值，造成MOSFET過壓損壞[6-8]，使用緩沖電路可以削弱過沖對電路器件的負面影響。
本文通過對緩沖電路的緩沖效果進行比較分析，結(jié)合Buck芯片中不同的緩沖方法下測得的電源效率，在仿真結(jié)果的輔助下評價兩種緩沖方式的性能，探究緩沖電路的設(shè)計技巧，作為指導(dǎo)Buck芯片緩沖電路設(shè)計的方法。
本文詳細內(nèi)容請下載：http://m.jysgc.com/resource/share/2000003794。
作者信息：
葉豐華，劉 昊，康 磊，蔡文波
(浪潮電子信息產(chǎn)業(yè)股份有限公司 浪潮高效能服務(wù)器和存儲技術(shù)國家重點實驗室，北京100086)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。