1965年英特爾創(chuàng)辦人之一，戈登摩爾，在「電子」雜志發(fā)表的文章中，預(yù)言半導(dǎo)體芯片整合的晶體管數(shù)量，每年將增加一倍。
1975年摩爾在IEEE大會發(fā)表一篇論文，根據(jù)當(dāng)時的情況，將之前的預(yù)測，由每年增加一倍，修正為每兩年增加一倍，這就是半導(dǎo)體業(yè)界著名的「摩爾定律」。
56年來，半導(dǎo)體產(chǎn)業(yè)依循「摩爾定律」，性能以幾何級數(shù)般的快速發(fā)展，造就今日突飛猛進(jìn)的高科技。
目前半導(dǎo)體制程已經(jīng)推進(jìn)到5納米、3納米，離「物理極限」愈來愈近，「摩爾定律」的發(fā)展進(jìn)程，恐離「盡頭」不遠(yuǎn)。
為了增加半導(dǎo)體的性能，在制程技術(shù)尚未推進(jìn)到一新節(jié)點時，透過先進(jìn)封裝技術(shù)，將數(shù)種不同制程的「小芯片」（Chiplet），「異質(zhì)整合」在一起，提升芯片的效能，并且可降低成本。
不同用途的半導(dǎo)體元件，能夠使用的最先進(jìn)半導(dǎo)體制程不盡相同。舉例而言，存儲器目前最先進(jìn)制程為13納米左右，而邏輯制程已推進(jìn)到5納米。
類比元件往往無法在制程推進(jìn)時，享受元件面積縮小的好處。例如5G、汽車電子等，的類比元件，占據(jù)的面積，幾乎無法受益于制程微縮的好處。65納米是這類元件的最佳節(jié)點，再小的制程節(jié)點，也無法減少元件的面積。
因此在SOC（系統(tǒng)單芯片）中，勉強(qiáng)將不同性能的元件整合在一起，不僅技術(shù)復(fù)雜，良率降低，而且無法妥善利用芯片的空間及效能。
為了增加新性能，將新功能的模塊勉強(qiáng)整合到系統(tǒng)芯片，不僅將增加芯片的面積，而且會降低良率，這對先進(jìn)制程而言，成本將不符經(jīng)濟(jì)原則。
在整合型的SOC中，某些模塊并不需要最先進(jìn)的制程，因此將不同性能的模塊制成「小芯片」，然后透過先進(jìn)的封裝技術(shù)將「小芯片」整合成系統(tǒng)芯片。
「封裝」是把「裸晶粒」（Die） 裝配為芯片最終產(chǎn)品的過程。簡單地說，就是把晶圓廠廠生產(chǎn)出來的集成電路裸晶粒放在一塊起到承載作用的基板上，把管腳引出來，然后固定包裝成為一個整體。它主要要三個作用：通過特殊材料保護(hù)脆弱的芯片、將芯片電子功能部分與外界互連，以及物理尺度兼容。
先進(jìn)封裝技術(shù)在將「小芯片」整合成系統(tǒng)芯片中，扮演重要的角色。
有別于傳統(tǒng)的IC封裝，晶圓級封裝（Wafer Level Package）、直通硅穿孔（Through Silicon Via，TSV）封裝技術(shù)、2.5D 硅中介板 （Silicon Interposer）封裝技術(shù)、3D封裝等技術(shù)不斷演進(jìn)，為堆棧多個異質(zhì)芯片，縮短電路通道，提高通道流量、降低延遲等，提供有效的解決方案。
臺積電很早就開始布局先進(jìn)封裝，以提供客戶最佳的芯片解決方案。
2012年，臺積電就開始利用CoWoS （Chip on Wafer on Substrate）先進(jìn)2.5D封裝技術(shù)，為客戶生產(chǎn)FPGA。
2014年臺積電與海思合作推出全球第一個使用CoWoS封裝技術(shù)，將3個16納米芯片整合在一起，具網(wǎng)絡(luò)功能的單芯片。
除了CoWoS外，臺積電InFO（整合扇出）先進(jìn)封裝，為臺積電立下「汗馬功勞」，臺積電用InFO先進(jìn)封裝技術(shù)為蘋果公司封裝iPhone的A系列處理器，不僅縮小芯片大小，而且提升性能，讓蘋果公司將A系列處理器交給臺積電獨(dú)家代工。
2020年8月臺積電提出3DFabric 先進(jìn)封裝平臺，前段技術(shù)為SoIC （整合芯片系統(tǒng)），后段組裝測試相關(guān)技術(shù)包含InFO以及CoWoS系列，可以讓客戶自由選配。
在產(chǎn)品設(shè)計方面，3D Fabric提供了最大的彈性，可以整合邏輯小芯片、高頻寬存儲器（HBM）、特殊制程芯片等，可以全方位實現(xiàn)各種創(chuàng)新產(chǎn)品設(shè)計。
臺積電擁有多個專屬的后端晶圓廠，這些晶圓廠可以組裝和測試包括3D堆棧芯片在內(nèi)的硅芯片，并將其加工成封裝后的裝置。
為了加快布局小芯片先進(jìn)封裝技術(shù)，目前臺積電正積極打造創(chuàng)新的3D Fabric先進(jìn)封測制造基地，到時候廠房將會具備先進(jìn)測試、SoIC和2.5D先進(jìn)封裝的產(chǎn)線，預(yù)計明年可陸續(xù)完工上線。
臺積電的先進(jìn)封裝技術(shù)目前領(lǐng)先全球，英特爾及三星電子緊追其后。
英特爾于2017年推出嵌入式多芯片互相橋接（Embedded Multi-Die Interconnect Bridge，EMIB），2.5D 先進(jìn)封裝。
2018年12月英特爾發(fā)表Foveros 3D堆棧先進(jìn)封裝，2021年7月發(fā)表 Foveros Omni及Foveros Direct 先進(jìn)3D封裝技術(shù)。Foveros Omni預(yù)計于2023年量產(chǎn)，F(xiàn)overos Direct為Foveros Omni的補(bǔ)充技術(shù)，量產(chǎn)時間也落在2023年。
英特爾的先進(jìn)封裝技術(shù)與臺積電的差距不大，在伯仲之間。
三星電子在先進(jìn)封裝技術(shù)落在臺積電、英特爾之后。2018年三星電子推出2.5D先進(jìn)封裝技術(shù)I-Cube2，并于今年5月量產(chǎn)新一代先進(jìn)封裝技術(shù)I-Cube4。
2020年年底，三星電子發(fā)表3D先進(jìn)封裝技術(shù)X-Cube，可用于7納米、5納米先進(jìn)制程產(chǎn)品。
全球制程技術(shù)最先進(jìn)的三家公司，不約而同地投入先進(jìn)封裝的技術(shù)的開發(fā)、應(yīng)用，足見先進(jìn)封裝是增強(qiáng)、延續(xù)半導(dǎo)體性能前進(jìn)的重要技術(shù)。
先進(jìn)封裝市場近年來將顯著成長，預(yù)估到2025年全球先進(jìn)封裝的產(chǎn)值，將可達(dá)約420億美元，市場潛力不容小覷。
