集微網消息，在中國集成電路設計業2021年會暨無錫集成電路產業創新發展高峰論壇（ICCAD 2021）上，Cadence（楷登電子）公司中國區總經理汪曉煜以《生生不息，智以馭器–開拓EDA無盡邊際》為題進行了主題演講。

5G通信、超大規模計算、人工智能/機器學習、自動駕駛汽車和工業物聯網等新興領域為半導體行業帶來了更大的指數級增長潛力。汪曉煜表示，上述新興應用帶來的海量數據處理需求推動了半導體行業繼續強勁增長，2020年至2025年間半導體產業年均復合增長率將達到10.5%，展望即將到來的2022年，隨著全球疫情逐漸得到控制，數字經濟、元宇宙等大趨勢繼續激發市場繁榮。“今年持續的缺芯潮，很生動的給全社會上了一堂教育課——那就是半導體究竟有多重要。所有這些應用都離不開超大規模計算，它是所有應用的基礎。”

“這些驅動力背后的核心共同點都是數據，可以說數據正在推動著半導體復興時代。”他指出，“從整個數字經濟鏈條來看，數據中心、服務器、存內計算、大數據等應用帶來了海量的數據處理需求，過去兩年的產生的數據是當前總數據量的90%。雖然每年有大量數據產生，但是可能僅有2%的數據會被分析，還有大量數據未被開發，無法轉型為企業的核心資產。如何把這些數據有效利用起來，提高數據分析能力和效益，對半導體行業提出了很多的挑戰，諸如高密度的存儲、高帶寬額傳輸、高性能的計算等，才能保證數據能夠真正被利用。”

超大規模計算、人工智能催生新變革

正是如此，數字經濟下超大規模計算催生了半導體行業的新變革，對芯片設計架構、EDA工具、IP開發和制造等都帶來了很多挑戰和創新的要求。汪曉煜引用統計數據指出，2020年全球超大規模數據中心資本支出達到 1200億美元，到今年6月份，全球范圍內超大規模數據中心一共有659家，而5年前的2016年僅有不到300家。除了數量增長，數據中心在不斷升級換代，這一領域的資本支出件推動半導體計算領域的創新，尤其是對大規模的算力芯片提出了更高的要求。

例如數據循環中端到端，推動計算連接、存儲、封裝等領域的技術創新，軟件定義，推動定制芯片、先進工藝節點、支持最新協議的IP核、先進封裝和多物理場等領域的技術演進，以及跨計算、網絡、內存、存儲和軟件的集成等方面的系統級優化。

在此趨勢下，汪曉煜認為，人工智能來到“春山可望”的階段。未來人工智能將逐漸轉移到邊緣計算，因為市場對數據的安全性、隱私性越來越重視，放到云端處理會產生很多擔憂，例如無人駕駛把大量數據放在云端處理，一方面會產生很大的功耗，擠壓帶寬，另一方面在云端處理完全不太可能達到真正的實時決策需求。“因此我們預計越來越多的人工智能，尤其在推理芯片的應用將在邊緣端得到普及。預計到2030年，70~80%的數據將在邊緣端進行處理。”

除了外部驅動力，半導體行業也有內生動力往前發展。隨著摩爾定律不斷演進，先進工藝不斷升級，在超越摩爾的領域，先進封裝驅動著行業發展。同時，設計和驗證的復雜度越來越高，有越來越多的IP模塊需要提升。“更重要的是，中國有大量的初創公司，再加上系統公司、互聯網公司開始自研芯片，采用先進工藝設計的項目越來越多，這些都推動著行業的發展。”汪曉煜指出。

IC設計新時代，將人工智能和機器學習引入EDA

種種外部和內部因素的驅動下，使EDA行業迎來了更大的產業機遇和挑戰。

“EDA和IP工具在設計行業中的作用越來越重要，如何去幫助客戶的產品取得成功，Cadence希望通過全面、智能、靈活的工具來助力客戶更快的開發出產品。”汪曉煜說，“每年公司將40%的營收投入研發以實現更多創新，2021年一共推出了13款新的產品，其中就包括明星產品——百億門級的硬件加速仿真器Palladium Z2；利用機器學習開發出來的，針對大規模SoC和后端實現優化的Cerebrus Intelligent；首款高容量Integrity 3D-IC平臺等等。”

他以Cerebrus為例介紹了將機器學習引入EDA是如何優化數字實現流程的。Cerebrus帶來了RTL-to-GDS全流程自動優化，包括 Genus Synthesis Solution綜合解決方案、Innovus Implementation System設計實現系統、Tempus Timing Signoff Solution時序簽核解決方案中的數十步流程，與手動開發流程相比，開發速度和PPA結果都得到極大的提升，這就是全機器學習賦能的自動化芯片設計流程的優勢所在。他提到，應用Xcelium（ML）可提高多達10倍的回歸測試（Regression）效率，這對驗證來說至關重要。

此外應用機器學習還有一大好處是幫助設計工程師大幅提升設計效率，應對國內企業普遍面臨人才短缺的難題也非常關鍵。

后摩爾時代，3D-IC整體解決方案至關重要

在先進封裝領域對EDA的要求也越來越高。汪曉煜表示，隨著摩爾定律放緩，晶體管數量和Die尺寸之間的矛盾達到極限，單芯片向模塊化、SoC成為新的演變方向。根據不同功能/應用，優化選擇不同的工藝節點也是一種可行路徑，先進封裝，如2.5D、3D封裝和Chiplet也是一種明智選擇。但Chiplet等3D IC技術面臨的一大挑戰是信號完整性，封裝中的不同Die、不同晶圓代工廠或工藝節點，系統級考慮和規劃，以及熱學、機械學上的影響等。隨之而來的就是相關EDA平臺解決方案必不可少。

“現在業內有許多不同的途徑來實現3D-IC， 不過我認為只有無需介質的芯片堆疊能夠實現真正意義上的超越摩爾。”他解釋，“無需介質也就意味著連線可以更短，功耗也可以隨之降低，進而提升帶寬額性能，封裝成本也會更低，良率得到顯著提升。這樣一來產品競爭力就上去了。”

整體的解決方案將有助于應對這一挑戰。Cadence擁有完整的先進封裝平臺，PCB設計集成，支持芯片設計和實現以及系統分析。得益于分布式并行計算技術和創新算法，Cadence推出多物理場平臺，在不影響精度的情況下提供顯著的性能優勢。從電磁場仿真工具到熱求解器，再到通過收購Numeca及Pointwise拓展的計算流體動力（CFD）等，Cadence提供了端到端的仿真流程，從預處理、網格劃分、解算、優化到后處理。

“Cadence的Integrity 3D-IC平臺就可以在面向超大規模計算、消費電子、5G通信、移動和汽車應用，通過獨一無二的系統規劃功能，集成電路和靜態時序分析（STA），以及物理驗證流程，助力實現速度更快、質量更高的3D設計收斂。因此我們認為該平臺是一款劃時代的產品，是業界第一款真正意義上的一體化3D-IC設計開發平臺。”汪曉煜強調。

Cadence基于以上洞察和對未來發展的預見，精準確立涵蓋卓越設計、系統創新和普適智能的智能系統設計策略：以卓越設計為基礎，由核心EDA和IP組成；基于一流的計算引擎，將此擴展至更廣闊的系統創新，包括系統分析、射頻系統設計和嵌入式軟件等；最后一層是普適智能，應用AI和算法知識，進一步改進EDA產品。Cadence致力于為業界提供一流的技術引擎，幫助廣大客戶實現最好的PPA，以及最快的設計效率，建立自己的差異化優勢從而取得更大的市場成功。

最后，汪曉煜表示：“Cadence的智能系統設計戰略旨在強化Cadence以計算軟件為核心實力，具備普適智能、系統創新和卓越設計能力。未來我們將人工智能和機器學習技術全面引入到EDA工具中，使我們的方案更加智能化。”

約40年前，EDA工具的出現幫助我們在設計復雜度大潮中乘風破浪；如今，當后摩爾時代的海量數據橫亙于前時，以Cadence為首的EDA廠商再一次發揮基石底座作用，率先探索先進封裝、異構集成等可行路徑，助力產業沖破藩籬、走向更大繁榮。