• 對系統級封裝（SiP）的需求將基板設計推向更小的特征（類似于扇出型面板級封裝FO-PLP）

• 需求趨同使得面板級制程系統的研發成本得以共享

　　晶體管微縮成本的不斷提升，促使行業尋找創新方法，更新迭代提升芯片和系統的性能。正因此，異構集成已成為封裝技術最新的轉折點。

　　異構集成將單獨制造的部件集成一個更高級別的組合，該組合總體上具有更強的功能、更好的操作特性，以及更低的成本。這種更高級別的組合稱為系統級封裝 （SiP）。異構集成最初是在高性能計算設備上進行，這些設備通常被用于機器學習和人工智能應用。

　　系統級封裝設計

　　提高性能指的是將邏輯和存儲器更緊密地結合在一起，達到比嵌于主機板上的單個芯片能實現的更高的帶寬連接。為了提高速度和帶寬，行業正在探索系統級封裝 （SiP） 設計。

•  系統級封裝是將兩個或更多的集成電路封裝在一起，系統芯片 （SoC） 則是將這些芯片的功能集成在單個晶片上。

•  系統級封裝設計持續發展，以盡可能緊密地包含更多功能。

•  當今一些最先進的設備中，單個封裝就含有幾十個芯片，晶體管數量超過一萬億。

  
  

　　該圖表顯示了系統級封裝設計的選項。圖表顯示，為了滿足對異構集成的需求，需要新的類似于系統級封裝的封裝技術出現，以實現高效的性能并加快上市時間。

　　為了將邏輯和存儲器更緊密地結合在一起，半導體行業正在將系統級封裝設計轉移到集成電路基板。與標準印制電路板相比，它能實現更小的特征、更緊密的間距和更高的輸入/輸出（I/O）量。這些因素導致基板上的設計規則與扇出型晶圓級封裝 （FO-WLP） 和扇出型面板級封裝 （FO-PLP） 的設計規則更加相像。

• 扇出型是一種新興技術，可以使芯片被附著在更大尺寸的圓形、正方形或矩形基板上。使用大尺寸的基板可以使每個區域容納更多的芯片，從而降低單位成本。

• FO-PLP在300/330mm的圓形尺寸上進行封裝，相比FOWLP更具成本優勢。

　　但是，小批量研發FO-PLP技術的成本不斷增加卻是一個巨大的障礙。

　　研發挑戰

　　FO-PLP 市場的主要驅動力是成本（而非性能）。這個市場面臨的挑戰是需要在更大的尺寸（從 300 mm 圓形晶圓到 600 x 600 mm 正方形面板）上滿足晶圓級規格和產量。

　　這些面板的市場很小，導致整個供應鏈沒有足夠高水平的研發投資來解決處理大型面板相關的關鍵問題。

• 由于投資不足，FO-PLP的產量水平較低，不足以獲得轉移到更大基板尺寸的經濟效益。

　　結果是，大多數扇出型業務都停留在晶圓上。

　　技術融合

　　類似的面板 （510 x 515 mm） 被用于基板市場，這一市場預計在未來四年都會面臨數量上的顯著增加，尤其是在最具技術挑戰性的領域。

　　由于基板和 FO-PLP 要求（例如特征尺寸和均勻性）的技術融合迫在眉睫，我們很可能可以使用相同或相似的平臺來應對這兩個市場。融合可以實現更強大的設備供應商基礎。

　　通過將面板標準化為幾種尺寸并采用現有的接口和設備標準，我們可以增加通用系統平臺的數量。標準化將有助于降低面板級制程系統的研發成本。

• 產量增加將有助于將成本分攤在新的設備上。這可以加大規模，實現一個強勁的面板制程設備市場。

　　隨著面板產量接近晶圓級封裝的水平，預計將有更多的應用從晶圓轉移到面板，以利用預期的成本優勢。

• Micro-LED 或“封裝天線”解決方案等相鄰市場也有望推動面板產量的提升。更高的產量將更有可能實現成本的降低，從而有助于提高面板級解決方案的競爭力。

  
  

　　SEMSYSCO 提供濕法制程設備（例如圖中的 CUPID），它能處理大至600 x 600 mm的基板

　　多米諾骨牌效應

　　隨著產量提升，相信將會產生多米諾骨牌效應，成本降低將推動產量提升和研發投資增加。這些投資將有助于推動更有效的自動化、更多的機器學習和智能、更高的可靠性和更少的缺陷。所有這些都將導致成本降低，從而繼續推動面板業務量的增加。

　　泛林集團一直致力于推動半導體行業的創新。通過此前對 SEMSYSCO的收購我們正在投資面板級制程市場，并處于創新的前沿。

更多精彩內容歡迎點擊==>>電子技術應用-AET<<