-以下文章來源于信號完整性 ，作者蔣修國-

編者注：在電路設計中時序是非常重要的，時序也是信號完整性研究的主要內容之一。較大的延時差/偏移（Skew）會直接導致電路時序不滿足要求，從而導致產品設計失敗。要控制好skew首先就需要學會如何獲取skew，本文將介紹了兩種方式供大家參考。

在2018年的時候給大家分享過一篇文章，介紹的是傳輸線的物理等長并代表在時序上就是相等的。這篇文章得到了大量工程師的一致好評。關于一些基本的概念，大家可以參考下文：

90%的工程師都沒意識到的高速電路設計問題：等長繞線的影響

最近又有工程師在問：雖然我知道它們不等長了，但是我們如何計算這些skew呢？

在前文中有介紹過，在有的PCB設計工具中是直接可以查看傳輸線的延時以及延時差（skew）的，有興趣的工程師可以去研究下。本文主要給大家分享下不使用PCB設計工具，如何計算傳輸之間的延時差。因為并不是每一個設計都是PCB，有的是連接器、有的是線纜或者芯片封裝產品等等。

不管是PCB、芯片封裝，還是連接器、線纜，在分析時都會提取其S參數。我們經常講到，S參數能完整的表征無源器件的特性，其中也就包含了我們要介紹的延時差（skew），那這樣就可以從S參數中獲取得到傳輸線之間的延時差（Skew）。

下面介紹兩種測量或者計算方式，一種是通過PLTS直接測量；一種是使用ADS仿真獲取。

首先來介紹PLTS的測量方式。

把獲取到的S參數導入到PLTS中，如下圖所示：

導入的S參數如下圖所示：

選擇T21，雙擊之后，再選擇T43，雙擊之后，如下圖所示：

在圖示中單擊鼠標右鍵，選擇Measure-->Skew

在彈出的對話框中勾選Skew Measurement ON，就會立即顯示出延時差（Skew），為20.02ps。

這個方式非常簡單。第二種方式就在ADS中搭建一個原理圖進行仿真，然后測量出來。仿真的原理圖如下圖所示，使用的時域仿真器Transient。

S參數與在PLTS中使用的S參數是一致的。在S參數輸出端添加上網絡名v1和v2。

在數據顯示窗口中獲得如下圖所示的波形曲線：

然后分別給v1和v2波形曲線添加Marker，這個要注意的是，幅值為波形總幅值的一半即中間點上，如下圖所示：

顯然，這時可以讀取m2和m1之間的差值為20ps，即延時差（Skew）為20ps。這與PLTS值是一致的（相差0.02ps主要是由于軟件在讀取值的時候有誤差）。

也可以直接讀取m1和m2的差值，方式如下：

單擊Ok按鈕之后，即可讀取延時差值（Skew）：

這樣就非常方便的讀取了傳輸線延時差了。在日常設計中大家一定要注意傳輸線延時差（Skew）所帶來的影響，因為skew不僅僅會帶來信號完整性的問題，也會導致EMI輻射的問題。在這前面的文章中介紹玻纖效應的時候就有介紹過。

有興趣的也可以參照下文：

簡述玻纖效應的影響、仿真以及解決方法

其實獲得skew的方式非常多，比如也可以直接通過網絡分析儀或者采樣示波器測量出來。如下圖所示為網絡分析儀（E5071C）中測試得到的Skew：

對于不同的產品設計，要解決skew的方式是不一樣的，有的通過繞線即可解決，比如PCB；有的則需要改變設計的結構，比如連接器設計。總之，當發現skew比較大時，想盡一切辦法去減小skew，這樣才能保證產品沒問題。

以上內容僅供大家參考，如果大家有更加方便的方式也可以分享給大家。