一種用于頻率駕馭系統(tǒng)的快速捕獲鎖相環(huán)設計
電子技術應用
常健，郭永剛，蔡志偉，王世偉，陸昉
中國空間技術研究院 蘭州空間技術物理研究所， 甘肅 蘭州 730000
摘要： 鎖相環(huán)是一種能夠完成兩個信號相位同步的負反饋控制系統(tǒng)，其濾波作用可以使其通頻帶很窄，且自動跟蹤輸入頻率，因此鎖相環(huán)常用于原子鐘、頻標馴服系統(tǒng)以及時間同步系統(tǒng)中，是通信、衛(wèi)星導航以及電子測量系統(tǒng)的重要組成部分。鎖相環(huán)中相位噪聲和捕獲時間是兩個相互制約的指標，在減少鎖相環(huán)捕獲時間的同時抑制相位噪聲是目前鎖相環(huán)技術研究中的重要問題之一。針對這一問題，基于模擬鎖相環(huán)的基本理論和構(gòu)成，根據(jù)環(huán)路帶寬和捕獲時間的數(shù)學關系，設計出一種輔助捕獲電路，并應用于銣銫組合鐘的頻率駕馭模塊。此電路可根據(jù)檢相輸出信號動態(tài)調(diào)整環(huán)路濾波器的阻值以改變環(huán)路帶寬，從而實現(xiàn)快速捕獲。實驗表明，所設計的快速捕獲鎖相環(huán)的捕獲時間為5.71 ms@1 Hz，鎖相環(huán)輸出信號雜波抑制優(yōu)于-90 dBc，諧波抑制優(yōu)于-55 dBc。
中圖分類號：TN911.8 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.234094
中文引用格式： 常健，郭永剛，蔡志偉，等. 一種用于頻率駕馭系統(tǒng)的快速捕獲鎖相環(huán)設計[J]. 電子技術應用，2024，50(2)：111-116.
英文引用格式： Chang Jian，Guo Yonggang，Cai Zhiwei，et al. Design of a fast-acquisition phase-locked loop for frequency control systems[J]. Application of Electronic Technique，2024，50(2)：111-116.
中文引用格式： 常健，郭永剛，蔡志偉，等. 一種用于頻率駕馭系統(tǒng)的快速捕獲鎖相環(huán)設計[J]. 電子技術應用，2024，50(2)：111-116.
英文引用格式： Chang Jian，Guo Yonggang，Cai Zhiwei，et al. Design of a fast-acquisition phase-locked loop for frequency control systems[J]. Application of Electronic Technique，2024，50(2)：111-116.
Design of a fast-acquisition phase-locked loop for frequency control systems
Chang Jian，Guo Yonggang，Cai Zhiwei，Wang Shiwei，Lu Fang
Lanzhou Institute of Physics， China Academy of Space Technology， Lanzhou 730000， China
Abstract： Phase-locked loop (PLL) is a negative feedback control system that can achieve phase synchronization of two signals. Its filtering effect can make its passband narrow, and its output frequency automatically track the input frequency. Phase locked loops are often used in atomic clocks, frequency standard taming systems, and time synchronization systems. PLL is an important component of communication, satellite navigation, and electrical measurement systems. Phase noise and acquisition time are two mutually constraining indicators in a PLL. Reducing the frequency acquisition time of a PLL while suppressing phase noise is one of the important issues in current research on phase-lock techniques. To solve this problem, this paper designs an auxiliary acquisition circuit based on the basic theory and composition of analog PLL and the mathematical relationship between loop bandwidth and acquisition time.
Key words : PLL；phase noise；acquisition
引言
鎖相環(huán)技術廣泛應用于通信、導航、醫(yī)療、國防軍工以及天文觀測等各個領域，這些領域的發(fā)展對鎖相環(huán)路的指標提出了更高的要求，因此開展鎖相環(huán)技術研究具有重要意義[1-2]。模擬鎖相環(huán)主要由檢相器、環(huán)路濾波器和壓控晶振(Voltage Controlled Oscillator，VCO)三部分構(gòu)成。捕獲時間是指環(huán)路從非鎖定狀態(tài)進入鎖定狀態(tài)所需時間，是鎖相環(huán)的主要指標之一[3]。傳統(tǒng)模擬鎖相環(huán)的捕獲時間取決于輸入頻率跳變的大小以及環(huán)路帶寬，增大環(huán)路帶寬可以加速環(huán)路鎖定，但會降低環(huán)路對雜波和相位噪聲的抑制，甚至導致環(huán)路不穩(wěn)定，因此如何加速環(huán)路鎖定且保證環(huán)路對雜波、諧波和相位噪聲的抑制是鎖相環(huán)技術研究的重要方向之一。
本文詳細內(nèi)容請下載：
http://m.jysgc.com/resource/share/2000005866
作者信息：
常健，郭永剛，蔡志偉，王世偉，陸昉
中國空間技術研究院 蘭州空間技術物理研究所， 甘肅 蘭州 730000
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉(zhuǎn)載。