神經(jīng)形態(tài)計(jì)算是一種新型的計(jì)算范式，它模仿生物神經(jīng)網(wǎng)絡(luò)（如人腦）的結(jié)構(gòu)和功能以在為人工智能、機(jī)器學(xué)習(xí)、機(jī)器人和感官處理等各種應(yīng)用實(shí)現(xiàn)高性能、低功耗和自適應(yīng)學(xué)習(xí)能力。
神經(jīng)形態(tài)計(jì)算發(fā)展至今經(jīng)歷了四十多年，主要分為三個(gè)階段，模擬計(jì)算、數(shù)字計(jì)算和混合計(jì)算。2017年，英特爾第一款自主學(xué)習(xí)神經(jīng)芯片Loihi問(wèn)世。它采用14nm工藝，包含超過(guò)20億個(gè)晶體管、13萬(wàn)個(gè)神經(jīng)元和1.28億個(gè)突觸，與基于CNN訓(xùn)練人工智能系統(tǒng)的通用計(jì)算芯片相比，Loihi芯片的能效提升了1000倍。IBM的TrueNorth芯片、高通Zeroth芯片等等都屬于數(shù)字計(jì)算，即架構(gòu)在CMOS工藝和器件結(jié)構(gòu)基礎(chǔ)上的一種神經(jīng)形態(tài)計(jì)算。因?yàn)椴牧虾推骷旧頉](méi)有突破，因此仍然受限于能算比低、系統(tǒng)架構(gòu)復(fù)雜等問(wèn)題。真正的神經(jīng)形態(tài)計(jì)算必須采用新型材料構(gòu)成的帶有易失性阻變特性的器件，對(duì)生物神經(jīng)突觸的STDP等特性進(jìn)行行為級(jí)的擬態(tài)，因此提出了全新的系統(tǒng)和器件設(shè)計(jì)的范式，并不斷突破著能算比的極限。
圖1：生物神經(jīng)系統(tǒng)和神經(jīng)形態(tài)計(jì)算對(duì)比
神經(jīng)形態(tài)器件是神經(jīng)形態(tài)計(jì)算系統(tǒng)的基本模塊。它們是模擬生物神經(jīng)元和突觸行為的電子元件，例如尖峰、可塑性和記憶。神經(jīng)形態(tài)器件可以基于不同的技術(shù)，例如憶阻器、相變材料、自旋電子學(xué)或納米線。神經(jīng)形態(tài)陣列是實(shí)現(xiàn)復(fù)雜神經(jīng)結(jié)構(gòu)和功能的互連神經(jīng)形態(tài)設(shè)備的大規(guī)模網(wǎng)絡(luò)。
神經(jīng)形態(tài)計(jì)算為神經(jīng)形態(tài)器件和陣列的設(shè)計(jì)、制造和測(cè)試帶來(lái)了一些挑戰(zhàn)和機(jī)遇。一方面，神經(jīng)形態(tài)器件和陣列表現(xiàn)出高可變性、非線性、隨機(jī)性和噪聲，這使得它們難以表征和建模。另一方面，神經(jīng)形態(tài)設(shè)備和陣列具有獨(dú)特的優(yōu)勢(shì)，例如容錯(cuò)性、魯棒性和自組織性，需要嚴(yán)格的測(cè)試和驗(yàn)證。
例如基于ReRAM的神經(jīng)形態(tài)陣列的主要挑戰(zhàn)之一是器件的可變性，這是由電阻開(kāi)關(guān)過(guò)程固有的隨機(jī)性和不均勻性引起的。設(shè)備可變性會(huì)影響神經(jīng)計(jì)算的準(zhǔn)確性和穩(wěn)定性，并導(dǎo)致性能下降甚至故障。因此，了解設(shè)備可變性的來(lái)源和影響并開(kāi)發(fā)減輕或利用它的方法非常重要。例如，可以通過(guò)優(yōu)化器件制造工藝、設(shè)計(jì)參數(shù)和操作條件來(lái)減少器件可變性。或者，器件可變性可以用作隨機(jī)性或多樣性的來(lái)源，以增強(qiáng)神經(jīng)形態(tài)系統(tǒng)的功能和適應(yīng)性。
除了ReRAM類(lèi)型之外，目前也可以用神經(jīng)擬態(tài)計(jì)算的器件可以有FeRAM類(lèi)型、有機(jī)FET類(lèi)型、以及更為廣泛和多樣的二維材料異質(zhì)集成所形成的阻變器件而構(gòu)成。
圖2：突觸權(quán)重特性圖示
圖3：兩端口存算器件
研究神經(jīng)形態(tài)陣列的優(yōu)勢(shì)
神經(jīng)形態(tài)陣列是一種利用憶阻器器件形成的小規(guī)模的、實(shí)現(xiàn)類(lèi)似于大腦神經(jīng)元連接的集成電路。這種電路具有以下幾個(gè)優(yōu)點(diǎn)：
可以直接在硬件層面模擬生物神經(jīng)元的突觸可塑性，學(xué)習(xí)和記憶過(guò)程，而無(wú)需復(fù)雜的軟件算法。
可以實(shí)現(xiàn)并行、分布式、低功耗和高效率的數(shù)據(jù)處理，適合解決復(fù)雜認(rèn)知功能和任務(wù)，如圖像識(shí)別、語(yǔ)音識(shí)別、自然語(yǔ)言處理等。
部分器件所形成的陣列可以與現(xiàn)有的CMOS技術(shù)兼容，利用其成熟的制造工藝和設(shè)計(jì)方法，降低開(kāi)發(fā)成本和風(fēng)險(xiǎn)。
為了探索其應(yīng)用和優(yōu)勢(shì)，有必要開(kāi)發(fā)新的測(cè)量技術(shù)和模塊，對(duì)憶阻器器件和陣列進(jìn)行精確和全面的表征和評(píng)估。在陣列測(cè)試中，和器件測(cè)試和表征方法差異主要在如何高效、可靠的“選通”陣列中每個(gè)器件，進(jìn)行參數(shù)表征，以及自動(dòng)化的完成可靠性的相關(guān)測(cè)試，甚至可以利用測(cè)試的平臺(tái)直接進(jìn)行神經(jīng)形態(tài)計(jì)算的仿真和驗(yàn)證。
直流掃描測(cè)試：施加從零到最大值或最小值的電壓或電流斜坡，并測(cè)量相應(yīng)的電流或電壓響應(yīng)。繪制I-V曲線并分析憶阻器器件的開(kāi)關(guān)行為、遲滯、閾值和非線性。
脈沖測(cè)試：施加具有指定幅度、寬度、周期和數(shù)量的電壓或電流脈沖，并測(cè)量相應(yīng)的電流或電壓響應(yīng)。繪制脈沖波形并分析憶阻器器件的瞬態(tài)和動(dòng)態(tài)特性，例如開(kāi)關(guān)時(shí)間、保持時(shí)間、耐久性和可變性。
自定義脈沖測(cè)試：應(yīng)用用戶定義的具有可變幅度、寬度、周期和數(shù)量的脈沖序列，并測(cè)量相應(yīng)的電流或電壓響應(yīng)。繪制脈沖波形并分析憶阻器器件的復(fù)雜和非線性行為，例如尖峰定時(shí)相關(guān)可塑性、學(xué)習(xí)、記憶和神經(jīng)形態(tài)功能。
陣列測(cè)試：將電壓或電流信號(hào)的組合施加到憶阻器陣列的行和列上，并測(cè)量每個(gè)單元的輸出電流。通用的陣列結(jié)構(gòu)如Crossbar等。完成陣列中每個(gè)器件的訓(xùn)練，并完成一定的推理任務(wù)。同時(shí)驗(yàn)證矩陣并性能，例如網(wǎng)絡(luò)的Sneak Path、串?dāng)_、均勻性和可擴(kuò)展性。
算法研究：特別針對(duì)于神經(jīng)形態(tài)算法有別于卷積神經(jīng)網(wǎng)絡(luò)算法，面對(duì)不同的硬件陣列，需要提出統(tǒng)一的、兼容的算法模型并進(jìn)行驗(yàn)證。
靈活高效的集成不同的脈沖激勵(lì)源：超快電脈沖、光脈沖、壓力等，是將神經(jīng)擬態(tài)計(jì)算進(jìn)行的拓展，從“存算”延伸為“感存算”，測(cè)試的覆蓋度增強(qiáng)，需要高效的兼容不同的外部刺激源到整個(gè)測(cè)試系統(tǒng)中。
陣列測(cè)試方案介紹
Tektronix/Keithley公司提供豐富的測(cè)試產(chǎn)品，在神經(jīng)形態(tài)材料（鐵電、自旋、有機(jī)、二維材料）和器件的科研中得到廣泛的運(yùn)用。而對(duì)于陣列測(cè)試的需求，目前業(yè)內(nèi)鮮有專(zhuān)業(yè)的系統(tǒng)和軟件。特別是由于材料、器件的不同、工藝的不同，陣列測(cè)試的方法尚未形成統(tǒng)一的方法，主要需要科研工作者自行集成和開(kāi)發(fā)，一定程度上浪費(fèi)了寶貴的科研資源。Tektronix/Keithley 提供一站式的解決方案，提供靈活的配置方式，提供一套通用的軟件平臺(tái)，并且可以根據(jù)特定的測(cè)試需求開(kāi)發(fā)軟件模塊，真正的做到“交鑰匙”方案。
DC測(cè)試
主要測(cè)試陣列中器件的I/V特性曲線，俗稱(chēng)“蝴蝶曲線”，在不同的條件下表征器件的具有“存儲(chǔ)”的能力；根據(jù)器件的Ion/Ioff的特性和測(cè)試精度的要求，可以選擇高精度1pA量程的4200A-SMU及高精度放大器 PA；100pA量程可選2600系列源表作為測(cè)試主要硬件；源表自身具有一定的脈沖能力，如果考慮到器件自熱效應(yīng)，并且脈寬要求低于100us，2600系列源表可以滿足。
AC測(cè)試
神經(jīng)形態(tài)計(jì)算天然是脈沖。用脈沖方式進(jìn)行測(cè)試不僅可以消除自熱效應(yīng)，更重要的是可以模擬“突觸”實(shí)際工作的脈沖刺激并測(cè)量其響應(yīng)。因此絕大部分的陣列測(cè)試都在脈沖下進(jìn)行。首先通過(guò)脈沖進(jìn)行陣列中每個(gè)器件突觸特性的刻畫(huà)，得到陣列整體的突觸特性，可以用于后期仿真算法的開(kāi)發(fā)；進(jìn)一步可以測(cè)量陣列中每個(gè)器件的脈沖I/V特性。由于脈沖寬度和幅度要求的不同，可以使用4200-PMU激勵(lì)和測(cè)量脈寬最高到50ns的用例；使用AFG或者AWG，配合外部放大器可以實(shí)現(xiàn)50ns~100ps的脈沖激勵(lì)，并且使用TIA或高靈敏度電流探頭集成的方式實(shí)現(xiàn)脈沖電流的測(cè)量。
在Endurance或Retention測(cè)試中，由于是測(cè)量陣列長(zhǎng)時(shí)間、多脈沖下的可靠性特性，往往對(duì)Read電流的精度要求很高，用于精準(zhǔn)的描述阻變的動(dòng)力學(xué)過(guò)程，因此會(huì)用到1pA量程下0.01fA分辨率的源表或更高精度的皮安表進(jìn)行電流測(cè)試。因此脈沖電壓Set/Reset激勵(lì)和直流Read電流讀取需要在同一個(gè)端口進(jìn)行。4225-RPM是一款集成了電流放大、通道切換的模塊，無(wú)需更換前端探針或連線可以輕松的實(shí)現(xiàn)不同類(lèi)型信號(hào)的測(cè)試。
圖4：4225-RPM內(nèi)部結(jié)構(gòu)，SMU和PMU復(fù)用一個(gè)輸出
矩陣開(kāi)關(guān)選擇
圖5：三端結(jié)構(gòu)（例如：1T1R結(jié)構(gòu)）。左端是儀器連接端，完成信號(hào)激勵(lì)和測(cè)量；圖中陣列的示意圖，WL端可以有DC和AC的激勵(lì)和測(cè)量。
矩陣開(kāi)關(guān)的目的是尋址陣列中特定的器件，對(duì)其進(jìn)行表征和測(cè)量的前置條件。引入矩陣開(kāi)關(guān)可以大幅度降低測(cè)試的成本和復(fù)雜度，有助于標(biāo)準(zhǔn)化探針、探卡的結(jié)構(gòu)，標(biāo)準(zhǔn)化測(cè)試流程，提高測(cè)試效率。在單獨(dú)的DC測(cè)試中，如果選用2600系列源表作為主要測(cè)試機(jī)，可以配置3706系列的矩陣開(kāi)關(guān)，漏流小于 100pA；如果選用4200A或者采用AC測(cè)試時(shí)，需要選擇更低漏流、更大帶寬、更小雜散電容的707B系列矩陣開(kāi)關(guān)，漏流低于100fA，支持4225-PMU脈沖信號(hào)切換。
矩陣開(kāi)關(guān)通道數(shù)的選擇需要根據(jù)陣列規(guī)模M x N，以及器件端口數(shù)決定。下圖是陣列測(cè)試組網(wǎng)示意圖，僅表示一種通用的連接形式，具體配置請(qǐng)和Tektronix技術(shù)專(zhuān)家溝通。
圖6：DC測(cè)試
圖7：AC測(cè)試。脈沖Spike的參數(shù)化定義
軟件功能
軟件內(nèi)置I/V掃描特性功能，在選通待定器件后，在矩陣中自動(dòng)完成。考慮到Sneak Path的問(wèn)題，可以通過(guò)三端的方式將待測(cè)器件“隔離”，或者定制特殊的算法。
軟件內(nèi)置標(biāo)準(zhǔn)突觸特性測(cè)試，通過(guò)PMU進(jìn)行Reset/Set以及循環(huán)，可以在脈沖后通過(guò)SMU進(jìn)行Read操作，準(zhǔn)確的測(cè)試阻變特性。
自定義波形
軟件特別開(kāi)發(fā)了脈沖調(diào)試功能，支持更加靈活的脈沖波形編輯和測(cè)量。可視化的界面中輸入的時(shí)序參數(shù)立刻可以仿真出來(lái)，使用者可以避免制作錯(cuò)誤的脈沖參數(shù)導(dǎo)致器件的損壞；將波形導(dǎo)入測(cè)試程序后，可以定制Read電流的時(shí)間和頻次，從而快速反饋給用戶進(jìn)行脈沖波形參數(shù)的調(diào)優(yōu)。真正做到“ 所見(jiàn)即所得” 。K-pulse編輯KSF波形，+measure的時(shí)序；實(shí)時(shí)debug。
圖8：K-pulse可視化脈沖編輯和自定義Read電流設(shè)置。
圖9：Endurance測(cè)試，對(duì)Reset和Set兩種狀態(tài)分別測(cè)試Endurance
陣列Endurance測(cè)試，通過(guò) PMU循環(huán)進(jìn)行Set/ Reset和Read的操作，嚴(yán)格的進(jìn)行Endurance的測(cè)量。測(cè)量的時(shí)間和需要達(dá)到的Endurance的數(shù)量級(jí)成正比；例 如，MRAM Endurance測(cè)試循環(huán)在1015量級(jí)，如果采用100ns Set/Reset周期，一個(gè)測(cè)試循環(huán)大致500ns，所以總共測(cè)試時(shí)間為15年！解決方案有更換AFG/AWG加快Set/Reset的脈沖寬度，可以達(dá)到100ps級(jí)別（根據(jù)具體器件的響應(yīng)時(shí)間決定）也可通過(guò)小規(guī)模的測(cè)試，對(duì)小樣本下的Endurance進(jìn)行外推，需要PMU有很高的Set/ Reset電壓精度和穩(wěn)定度以及SMU對(duì)Read電流的精度，有助于Endurance模型的準(zhǔn)確度。
陣列Retention測(cè)試，涉及到長(zhǎng)時(shí)間的周期或非周期的Read，timing參數(shù)和周期參數(shù)靈活多變。可以根據(jù)PMU和SMU的特性靈活調(diào)配Read的方式。
同樣，對(duì)于神經(jīng)突觸的特性測(cè)試（STP、STD、LTP、LTD、STDP等）由 timing參數(shù)和周期參數(shù)多變，在軟件提供標(biāo)準(zhǔn)的Pulse測(cè)試基礎(chǔ)上，需要定制開(kāi)發(fā)測(cè)試過(guò)程，以及最終的數(shù)據(jù)呈現(xiàn)方式。
工藝可靠性TDDB等，借助軟件標(biāo)準(zhǔn)的測(cè)試庫(kù)，可以靈活的擴(kuò)展陣列可靠性的測(cè)試模塊。
器件及陣列測(cè)試集成開(kāi)發(fā)環(huán)境TMAS
為了降低神經(jīng)形態(tài)器件和陣列測(cè)試的復(fù)雜度，手動(dòng)測(cè)試對(duì)于精度的影響，以及提高測(cè)試效率和可重復(fù)性，Tektronix公司提供了統(tǒng)一的器件和陣列集成化測(cè)試平臺(tái)TMAS套件，包含ACS-BASIC和器件陣列測(cè)試模塊。
器件電特性參數(shù)表征
陣列訓(xùn)練及部分推理
開(kāi)放式平臺(tái)，Python 腳本直寫(xiě)定制測(cè)試模塊
豐富靈活的數(shù)據(jù)處理
小結(jié)
對(duì)于Tektronix/Keithley神經(jīng)形態(tài)陣列測(cè)試方案應(yīng)該具有一下特點(diǎn)：
測(cè)試解決方案應(yīng)具有靈活性和可擴(kuò)展性，以適應(yīng)同的網(wǎng)絡(luò)規(guī)模和設(shè)備架構(gòu)，以及不同的測(cè)試功能和參數(shù)。
測(cè)試解決方案應(yīng)準(zhǔn)確可靠，以捕獲憶阻器器件的細(xì)微動(dòng)態(tài)行為，例如納秒級(jí)脈沖響應(yīng)、亞皮安電流水平和隨機(jī)開(kāi)關(guān)現(xiàn)象。
測(cè)試解決方案應(yīng)高效且用戶友好，以方便數(shù)據(jù)采集和分析，以及憶阻器器件和網(wǎng)絡(luò)的優(yōu)化和驗(yàn)證。
易于開(kāi)發(fā)新的測(cè)量技術(shù)和模塊，以克服現(xiàn)有儀器的局限性。
未來(lái)希望能將測(cè)試解決方案與先進(jìn)的建模和仿真工具集成，以在不同的抽象和復(fù)雜程度上對(duì)憶阻器器件和網(wǎng)絡(luò)進(jìn)行表征和評(píng)估， 探索 Memristor 器件和網(wǎng)絡(luò)在神經(jīng)形態(tài)計(jì)算中的潛在應(yīng)用和優(yōu)勢(shì)，例如突觸可塑性、學(xué)習(xí)和記憶過(guò)程的仿真，以及復(fù)雜認(rèn)知功能和任務(wù)的實(shí)現(xiàn)。
更多精彩內(nèi)容歡迎點(diǎn)擊==>>電子技術(shù)應(yīng)用-AET<<
