7月15日消息，繼此前日媒爆料稱臺積電發力扇出型面板級封裝（FOPLP）技術之后，近日臺媒進一步報道稱，臺積電已經正式成立團隊，在“Pathfinding”（探索）階段規劃建立“mini line”（試驗線）研發FOPLP技術。
資料顯示，FOPLP是基于重新布線層（RDL）工藝，將芯片重新分布在大面板上進行互連的先進封裝技術，能夠將多個芯片、無源元件和互連集成在一個封裝內。FOPLP與傳統封裝方法相比，提供了更大的靈活性、可擴展性和成本效益。
臺積電在2016年就開發出了名為InFO（整合扇出型封裝）的FOWLP（扇出型面板級封裝）技術，用于蘋果iPhone 7的A10處理器，之后封測廠便積極力推FOPLP方案，期望用更低生產成本吸引客戶，但技術一直無法完全突破。目前終端應用仍停在成熟制程，如PMIC（電源管理IC）等產品。
現在，臺積電想將先進封裝技術從wafer level（晶圓級）轉換到panel level（面板級），目前的試驗是采用515mm×510mm的矩形基板，可用面積將會是目前的12英寸晶圓的3.7多，矩形基板也將使得邊緣留下的未用面積減少。目前臺積電已成立團隊，計劃建設試驗線。
業內人士分析稱，臺積電FOPLP可想像成矩形InFO，尺寸更大、成本更低，如何整合臺積電3D fabric平臺技術，一樣可以發展出2.5D / 3D等先進封裝，以供高階產品應用服務。可想像成矩形CoWoS，產品鎖定AI GPU領域，客戶則是英偉達等大廠。如進展順利，2026~2027年或亮相。
而在臺積電之前，英特爾、三星、AMD等都已經在積極的布局面板級封裝技術以及玻璃基板技術。
據介紹，AMD的FOPLP技術的初期合作對象為日月光投控、力成，終端應用或用在PC或游戲機芯片。業界人士分析，過去PC、游戲機封裝方式以FC-BGA為主，新品有可能升級到CoWoS等級。由于這類消費性產品成本敏感度高，芯片設計廠商積極尋求更具成本效益的先進封裝解決方案，最快2027年可看到產品上市。
