XR芯片系統的EMU全場景AVIP快速迭代驗證方案
電子技術應用
袁晉1，曾紀國1，董昊宸2
1.萬有引力（寧波）電子科技有限公司；2.上海楷登電子科技有限公司
摘要： 隨著XR領域的不斷發展，市場對全功能和更高性能的復雜XR芯片系統需求越來越強烈。需求傳導到芯片設計環節，呈現出芯片規模和復雜度增加的態勢，給芯片驗證收斂帶來的挑戰也同時不斷增大。如何在投片前做到關鍵指標驗證收斂，是每個芯片工程師和項目經理面對的難題。在XR芯片研發領域，為了解決這一難題，提出EMU全場景AVIP快速迭代驗證方案，其中EMU設備采用Cadence Palladium Z2，AVIP在Cadence VIP的基礎上，適配Palladium Z2 EMU環境，對接PCIe、MIPI、USB、UART等不同接口，并滿足仿真加速、數據比對等需求。通過在XR芯片系統中EMU全場景AVIP快速迭代驗證方案的應用，有效提升驗證收斂效率，為芯片的成功交付做到了有力支撐。
中圖分類號：TN402 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.250806
中文引用格式： 袁晉，曾紀國，董昊宸. XR芯片系統的EMU全場景AVIP快速迭代驗證方案[J]. 電子技術應用，2025，51(8)：31-34.
英文引用格式： Yuan Jin，Zeng Jiguo，Dong Haochen. EMU full-scenario AVIP rapid iteration verification solution for XR chip systems[J]. Application of Electronic Technique，2025，51(8)：31-34.
中文引用格式： 袁晉，曾紀國，董昊宸. XR芯片系統的EMU全場景AVIP快速迭代驗證方案[J]. 電子技術應用，2025，51(8)：31-34.
英文引用格式： Yuan Jin，Zeng Jiguo，Dong Haochen. EMU full-scenario AVIP rapid iteration verification solution for XR chip systems[J]. Application of Electronic Technique，2025，51(8)：31-34.
EMU full-scenario AVIP rapid iteration verification solution for XR chip systems
Yuan Jin1，Zeng Jiguo1，Dong Haochen2
1.Gravity （Ningbo） Electronics Technology Co.， Ltd.；2.Cadence Design System Inc.
Abstract： With the continuous development of the XR field, the demand for fully functional and highly complex XR chip systems is increasing. The growing scale and complexity of chips pose significant challenges to verification convergence. How to achieve convergence of key verification metrics before tape-out has become a critical challenge for verification engineers and project managers. To address this, an EMU full-scenario AVIP rapid iteration verification solution is proposed. The EMU platform adopts Cadence Palladium Z2, where AVIP adapts to the Palladium Z2 EMU environment based on Cadence VIP. It interfaces with protocols such as PCIe, MIPI, USB, and UART, while meeting requirements for simulation acceleration, data comparison and others. By applying this solution to XR chip systems, verification convergence efficiency is effectively improved, providing robust support for tape-out decisions
Key words : chip verification；EMU；simulation acceleration；AVIP
引言
隨著XR領域對高圖像性能、低功耗芯片系統的需求越來越強烈，研發復雜XR芯片系統的挑戰也越來越大。為了在保證質量的同時盡可能提高芯片驗證效率，仿真加速器技術的應用是必不可少的選項。Cadence Palladium Z2仿真加速器的應用，在盡可能保證RTL不裁剪的情況下，創造性地通過VIP為基礎開發的AVIP（Accelerated Verification IP）應用，保障芯片驗證質量和提升驗證效率的同時，節省外部對接硬件實體資源，是應對XR芯片系統復雜度提升和交付周期縮短帶來挑戰的重要方法。
本文詳細內容請下載：
http://m.jysgc.com/resource/share/2000006625
作者信息：
袁晉1，曾紀國1，董昊宸2
（1.萬有引力（寧波）電子科技有限公司，浙江 寧波 315200；
2.上海楷登電子科技有限公司，上海 200120）
此內容為AET網站原創，未經授權禁止轉載。