引 言

　　在測量、控制等領域的嵌入式系統應用中，常要求系統內部和外部數據存儲器(RAM)中的數據在電源掉電時不丟失，重新加電時RAM中的數據能夠保存完好，以保證系統穩定、可靠地工作和數據信息處理的安全。這就要求對系統加接掉電保護措施。掉電保護可采用以下三種方法：

　　一是加接不問斷電源。由于這種方法體積大、成本高，對單片機系統來說，不宜采用。

　　二是采用EEPROM來保存數據。但由于其讀寫速度與讀寫次數的限制，使得EEPROM不能完全代替RAM。

　　三是采用備份電池，掉電后保護系統中全部或部分數據存儲單元的內容。

　　顯然，上述第三種方法是比較可行的。實際應用中，往往采用內置鋰電池的非易失性靜態隨機存取存儲器(nonvolatile SRAM)。例如Dallas半導體公司的DS1225，由于采用鋰電池作為存儲器備份電源，數據可以完好保存10年以上。但這種方案的缺點是成本高，且鋰電池會造成環境污染。

　　法拉電容也叫超級電容器，雙電層電容，其體積小、容量大、電壓記憶特性好、可靠性高。與充電電池相比，具有充電時間短、功率密度高、使用壽命長、低溫特性好及無環境污染等優勢。在數據保護電路中采用法拉電容取代電池作后備電源，在提高系統可靠性、延長壽命、降低設備成本和維護成本等方面，有十分重要的意義。

　　本文將通過一個設計案例，具體介紹法拉電容在單片機系統的RAM數據保護中的應用，為嵌入式系統中RAM數據保護提供一種可行的參考方法。

　　某一采用UT6264C-70LL作為RAM的單片機系統，在系統掉電后，要求RAM的數據后備時間達到5天。

　　1 硬件設計

　　采用法拉電容作為RAM后備電源，法拉電容后備時間的典型計算公式為：

　　式中：C(F)為法拉電容的標稱容量，Umin(V)為電路中的正常工作電壓，Umin(V)為電路能工作的最低電壓，t(s)為電路中后備時間，I(A)為電路的負載電流。

　　UT6264CSC-70LL的典型數據保持電流為1 μA，工作電壓為5 V，數據保持所需電壓最低為2 V。取O．1 F的法拉電容，計算得到RAM的數據后備時間為3．35天。而實際上，當RAM的電源電壓降低時，其數據保持電流將減小，因而后備時間可以延長。

　　另外，電源出現波動時，RAM的片選引腳、寫使能引腳及數據線端口也容易引入干擾或不正常的控制時序，從而破壞RAM中的數據。因此，需要通過電路設計，確保電源不正常時讀寫控制端口時序可控，從而增強RAM數據的安全。

　　電路原理圖如圖1所示。

　　當電源正常時，5 V電源VCC通過快速整流二極管D1給RAM(U2：UT6264)供電，并通過R1給法拉電容(C1：FMOH104Z)充電。掉電時，D1截止，法拉電容C1作為備份電源，通過R1為U2供電，保證RAM中數據不消失。

　　在掉電過程中或電源出現波動時，為了增強RAM數據的安全性，采用了專用電源監控芯片(U3：IMP706)，提供系統的監控功能。上電、掉電和電網電壓過低時會輸出復位信號，同時還能跟蹤1．6 s的定時信號，為軟件運行提供看門狗定時器(watchdog timer)防護。當電源電壓掉至約4．74 V時，U3向CPU(U1：AT89S52)輸出掉電信號(PW_DN)，CPU進行掉電應急處理和保護現場，不向RAM芯片進行任何讀寫操作。當電源電壓進一步掉至4．4 V時，U3產生復位信號，CPU被復位，同時RAM芯片U2的片選引腳CE2也被置為低電平，確保U2不被讀寫操作。

　　2 軟件設計

　　本案例電路的地址定義是：RAM地址范圍(8 KB)為0000H～1FFFH；看門狗定時器控制地址為E000H。

　　軟件包括主控制程序、掉電中斷處理程序、定時中斷處理程序等。

　　(1)主控制程序

　　上電進行必要的CPU初始化后，檢查正常掉電標志和RAM Check Sum計算檢查，以確認RAM中數據是否正常。如果正常，就進行掉電前的現場恢復。其主程序流程框圖如圖2所示。

　　(2)掉電中斷處理程序

　　CPU收到掉電信號(PW_DN)中斷時，CPU進行掉電應急處理和保護現場，設置正常掉電標志，保存RAMCheck Sum計算結果，以備上電時檢查RAM數據是否被破壞。其流程框圖如圖3所示。

　　(3)定時中斷處理程序

　　看門狗定時器電路需要在每1．6 s內清零，在定時中斷處理程序中調用看門狗清零子程序。定時中斷時間要設在1．6 s以內，例如100ms。定時中斷處理流程框圖如圖4所示。

　　結 語

　　在本應用實例中，經測試，掉電后RAM數據后備時間是10～14天，且數據可靠，系統運行穩定。顯然，選擇更大容值的法拉電容將有更長的后備時間。在控制系統的產品設計中，為提高產品的可靠性、降低成本、增強產品在市場上的競爭力，本文提供的方案具有參考價值。