1 引言
直接數(shù)字頻率合成DDS(Direct Digital Syndaesis)是實(shí)現(xiàn)數(shù)字化的一項(xiàng)關(guān)鍵技術(shù)，廣泛應(yīng)用于電信與電子儀器領(lǐng)域DDS通常是在CPLD或FPGA內(nèi)設(shè)置邏輯電路實(shí)現(xiàn)的，但由于DDS輸出受到D／A轉(zhuǎn)換器的速率及D／A轉(zhuǎn)換后I／V轉(zhuǎn)換中運(yùn)放的帶寬增益和響應(yīng)時(shí)間的限制，CPLD和FPGA內(nèi)部實(shí)現(xiàn)方案在高頻段信號(hào)幅值已不穩(wěn)定。因此，這里介紹一種基于DDS器件AD9851的信號(hào)發(fā)生器設(shè)計(jì)方案。
2 AD9851簡(jiǎn)介
AD9851是ADI公司采用先進(jìn)CMOS技術(shù)生產(chǎn)的具有高集成度的直接數(shù)字頻率合成器。該器件頻帶寬、頻率與相位均可控，內(nèi)部頻率累加器和相位累加器相互獨(dú)立，32位調(diào)頻字使得其在180 MHz的系統(tǒng)時(shí)鐘下輸出頻率可達(dá)0．04 Hz的高分辨率。
設(shè)相位累加器的位數(shù)為N，相位控制字的值為FK，頻率控制字的位數(shù)為M，頻率控制字的值為FM，內(nèi)部工作時(shí)鐘為FC，最終合成信號(hào)的頻率F相位和θ分別為：
F=FMFC/2N，θ=2πFN/2M
AD9851的最高工作時(shí)鐘為180 MHz，實(shí)際電路中，外部晶體振蕩器的頻率為25 MHz，由經(jīng)內(nèi)部集成的6倍頻器和高速比較器得到150 MHz的時(shí)鐘信號(hào)，這樣可減小高頻輻射，提高系統(tǒng)的電磁兼容能力。AD9851內(nèi)部集成高速DDS和10 bit高速A／D轉(zhuǎn)換器，故無(wú)需D／A轉(zhuǎn)換和I／V，轉(zhuǎn)換等容易影響DDS輸出的單元。
3 系統(tǒng)總體設(shè)計(jì)方案
圖1為系統(tǒng)設(shè)計(jì)框圖。為了產(chǎn)生調(diào)制信號(hào)，需要在FPGA內(nèi)部實(shí)現(xiàn)低頻段的DDS模塊以產(chǎn)生正弦波(模擬調(diào)制AM和FM)和二進(jìn)制基帶碼(數(shù)字調(diào)制ASK／FSK／PSK)。由于AD9851輸出的正弦信號(hào)存在諧波，因此需加一個(gè)無(wú)源濾波器濾波。由于無(wú)源濾波的衰減特性，為使信號(hào)源的最終輸出信號(hào)幅值穩(wěn)定，系統(tǒng)需加一級(jí)AGC電路。PGA程控放大器采用DAC7611作為基準(zhǔn)控制輸出信號(hào)的幅度。AM電路采用模擬乘法器AD835構(gòu)成，ASK調(diào)制較簡(jiǎn)單，直接用DDS產(chǎn)生的二進(jìn)制基帶序列控制模擬開(kāi)關(guān)，從而控制AD9851信號(hào)的輸出。最后由多路選擇器和OPA690功放電路控制輸出。
4 系統(tǒng)硬件電路設(shè)計(jì)
4．1 AD9851電路模塊和控制邏輯
由于AD9851工作頻率較高，容易引入較大噪聲，因此需要注意電源與地線的連接，以減小噪聲。為避免高頻干擾，用PCB制板實(shí)現(xiàn)AD9851及其外圍。其電路如圖2所示。
頻率控制字和相位控制字寫(xiě)入時(shí)序有并行和串行兩種方式，這可用PFGA內(nèi)部狀態(tài)機(jī)實(shí)現(xiàn)。該系統(tǒng)設(shè)置的FM調(diào)制分為兩級(jí)最大頻偏：5 kHz和10 kHz，而PSK調(diào)制信號(hào)由改變相位控制字實(shí)現(xiàn)?？刂谱旨袄碚撝涤?jì)算如下：低頻段DDS波表輸出數(shù)據(jù)為14位(214=16 384)。PSK控制字在DDS波表輸出值大于16 384／2=8 192時(shí)，改變相位180°。由于AD9851相位控制字為高5位，故若改變180°則改變相位控制字8’h90。AD9851的最高輸出150 MHz對(duì)應(yīng)頻率控制字32’hFFFFFFFF(十六進(jìn)制)，故1 Hz對(duì)應(yīng)28．633 1(十進(jìn)制)。其調(diào)制方式選擇和參數(shù)設(shè)置部分的代碼如下：
4．2 無(wú)源濾波器
濾波器一般分為有源和無(wú)源濾波器。有源濾波器由于受運(yùn)放帶寬的限制，難以滿足系統(tǒng)頻帶內(nèi)濾波要求，故采用無(wú)源濾波器中的橢圓函數(shù)濾波器。用歸一化圖表設(shè)計(jì)橢圓低通濾波器，如圖3所示。由于無(wú)源濾波電路對(duì)阻抗匹配要求比較嚴(yán)格，為此設(shè)計(jì)了專門(mén)的阻抗匹配部分。輸入阻抗匹配采用同相放大器實(shí)現(xiàn)隔離。放大倍數(shù)通過(guò)電位器RP1調(diào)節(jié)，放大倍數(shù)太低會(huì)影響濾波效果，太高又會(huì)影響帶寬，實(shí)際為4倍左右。輸出阻抗匹配采用反相放大器，因?yàn)榉聪喾糯笃鞯妮斎胱杩咕偷扔赗4，易于實(shí)現(xiàn)阻抗匹配。
5 系統(tǒng)軟件設(shè)計(jì)
圖4為系統(tǒng)軟件設(shè)計(jì)流程。單片機(jī)控制鍵盤(pán)和顯示器實(shí)現(xiàn)人機(jī)交互，包括提示信息顯示、功能選擇、參數(shù)輸入等，使得人機(jī)界面友好，操作簡(jiǎn)單。
6 結(jié)束語(yǔ)
正弦信號(hào)發(fā)生器的信號(hào)輸出范圍達(dá)100 Hz～lO MHz，頻率穩(wěn)定度優(yōu)于10-4，幅度穩(wěn)定可調(diào)，同時(shí)可輸出各種常用調(diào)制信號(hào)，并具有即時(shí)頻率轉(zhuǎn)換、控制靈活、幅度穩(wěn)、體積小、成本低等優(yōu)點(diǎn)，使得該系統(tǒng)能夠在各種便攜領(lǐng)域用作信號(hào)源。