直接數字頻率合成(DDS)技術具有頻率切換速度快、分辨率高、頻率和相位易于控制等特點，因此在各種數字系統(tǒng)中得到越來越廣泛的應用，成為現代電子系統(tǒng)及設備中頻率源設計的首選。但是，由于采樣速率和DAC轉換速率難以提高，限制了DDS技術在UHF波段及微波頻段的使用。這是因為根據奈斯奎特采樣定理，DDS輸出信號的頻率必須小于等于采樣頻率的一半。而目前的采樣頻率最高也只能達到幾百兆赫左右，另外高速的DAC也是非常難于實現的。
　　為了在更高頻率上使用DDS技術，通常需要采用上變頻的技術。傳統(tǒng)的上變頻技術一般采用鎖相環(huán)(PLL)或利用混頻器進行混頻來實現。然而，采用鎖相環(huán)技術實現上變頻時存在以下問題：(1)它嚴重地提高了信號的
　　相位噪聲;(2)大大地降低了信號的頻率分辨率;(3)頻率切換的速率比較慢，甚至達到DDS頻率設置時間的10 000倍;(4)變頻的范圍有限。因此，利用DDS技術產生的信號作為鎖相環(huán)的參考信號來實現上變頻不是很理想。采用混頻器實現上變頻，雖然不會產生上述問題，但混頻后的信號一般為雙邊帶信號(LO＋DDS,LO-DDS)，而且本振" title="本振">本振信號也有殘留。如果采用濾波器濾掉多余的邊帶和載頻來實現單邊帶，一般很難實現，而在較高頻段上則根本不可能。
　　AD公司推出的一種集成電路AD8346解決了如何方便、經濟地在L波段上應用DDS技術的問題。它采用正交調制的方法，使輸出的射頻信號對載頻和另一個邊帶的幅度抑制達到36dB以上，而且對原始的信號質量幾乎沒有任何有害的影響。把它與該公司的DDS芯片AD9854進行組合運用，使用起來既方便，又能取得很好的性能。下面對由AD9854與AD8346構成的射頻信號發(fā)生器進行詳述。
1 信號發(fā)處器的總體設計
　　信號發(fā)生器主要由接口電路、C8051F單片機、AD9854 DDS頻率合成芯片、低通濾波、AD8346正交上變頻調制器等組成。其組成框圖如圖1所示。

　　發(fā)生器的工作原理如下：單片機是整個系統(tǒng)的控制中心，由它控制AD9854的輸出。控制設備(儀器中的嵌入式計算機或外部的計算機)通過RS232接口,把所需的頻率碼、工作模式、幅度碼、相位碼等有關信息發(fā)送到C8051F單片機，單片機經過運算后產生一定的模式控制字" title="控制字">控制字、頻率控制字、相位控制字和幅度控制字，按照相應的寄存器地址寫入到DDS芯片AD9854中去，使其輸出一定頻率、相位和幅值的兩路正交的正弦波信號,然后經過低通濾波器濾波形成平滑的正弦波，再通過接口電路，把兩路單端信號變換成為帶一定直流偏置的兩路差分信號，作為AD8346的輸入基帶信號" title="基帶信號">基帶信號與高穩(wěn)本振信號進行正交上變頻，最后輸出高精度的射頻信號。
　　使用RS232接口作為系統(tǒng)控制接口主要考慮的是其結構簡單。C8051F單片機本身帶有UART接口，所以只需通過一個簡單的電平轉換電路即可實現與外界的RS232通訊，使用起來非常方便。雖然，由于速度的原因，用串口通訊" title="串口通訊">串口通訊會影響整個系統(tǒng)的頻率響應時間，但在一般的應用場合應該是綽綽有余的。另外，發(fā)生器也可以直接使用ESIA接口，通過可編程邏輯器件對AD9854進行控制。
2 信號發(fā)生器硬件電路的實現
　　信號發(fā)生器的硬件電路主要包括三大部分：單片機電路、DDS電路和正交上變頻電路。
2.1 單片機電路
　　信號發(fā)生器采用C8051F單片機作為整個系統(tǒng)的控制中心，主要考慮到其結構簡單，使用方便。采用的單片機為美國Cygnal集成產品公司的C8051F005單片機。該單片機是完全集成的混合信號系統(tǒng)級芯片(SoC)，具有與MCS-51指令集完全兼容的高速CIP-51內核，峰值速度可達25MIPS；在一個芯片內集成了構成一個單片機數據采集或控制系統(tǒng)所需要的幾乎所有模擬外設和數字外設以及其他功能部件，并具有32KB的可在系統(tǒng)(ISP)編程和可在應用(IAP)編程的FLASH存儲器，在使用時可以隨時根據需要對系統(tǒng)進行重新編程；單片機中還配置了標準的JTAG接口(IEE1149.1),在上位機軟件支持下，通過串行的JTAG接口可直接對產品進行仿真調試，調試十分方便。該JTAG接口不僅支持FLASH ROM的讀/寫操作及非侵入式在系統(tǒng)調試，它的JTAG邏輯還為在系統(tǒng)測試提供邊界掃描功能，通過對邊界寄存器的編程控制，可以對所有的器件引腳、SFR總線和I/O弱上拉功能實現觀察和控制。
　　在本設計中，單片機主要完成以下功能：
　　(1) 與控制計算機進行通訊；
　　(2) 根據輸入的信息產生各種控制字。
　　(3) 對DDS芯片寫入頻率控制字、幅度控制字、相位控制字和模式控制字，產生各種控制信號。
　　C8051F005單片機共有四個8位通用數字接口，分別為P0、P1、P2、P3端口，這些端口既可以定義為對應的I/O端口，又可以分配給內部的任何一個數字資源，具體的配置通過優(yōu)先權交叉開關譯碼器來實現。在本設計中，單片機的P1端口作為AD9854的數據線接口，P2端口的低六位作為AD9854的地址線接口,P3端口用作AD9854寫時鐘信號WRB、讀時鐘信號RDB、寄存器更新時鐘信號UPdata CLK、串/并數據輸入選擇信號S/P Select、復位信號等的接口。
　　由于C8051F005單片機內部集成了UART控制器，，所以只需通過優(yōu)先權交叉開關譯碼器把接收管腳RX和發(fā)射管腳TX分配到通用I/O端口即可，本設計將TX分配到P0.0管腳，RX被分配到P0.1管腳。串口通訊的波特率可以由單片機內的定時器自由設定。應當指出的是：當使用串口通訊時，單片機的時鐘一定要選用外部高穩(wěn)時鐘，而不能使用內部時鐘。因為單片機的內部時鐘頻率會隨著外部溫度的變化發(fā)生漂移，從而引起波特率的變化，導致串口通訊不正常。
2.2 DDS電路
　　DDS電路包括AD9854外圍電路、低頻濾波電路等。AD9854的接口信號主要包括8位數據總線、6位地址線、參考時鐘、讀寫時鐘、更新時鐘等。各種控制字的輸入可以串行輸入，也可以并行輸入，由S/P Select管腳決定。一般來說使用并行輸入相對方便一點，只需對S/P Select管腳輸入邏輯高電平即可。在本系統(tǒng)中，數據采用并行輸入，在寫時鐘的上升沿把8位數據鎖入到相應的寄存器。另外，頻率控制字送到AD9854的數據寄存器后，還必須通過一個更新時鐘才能將相應的數據送到相位累加器，成為有效的頻率輸出。AD9854有兩種方式產生更新時鐘：一種由芯片內部將時鐘分頻后自動產生，另一種由外部提供。更新時鐘的上升沿把相應的頻率控制字送到相位累加器，從而輸出所需要的頻率信號。
　　AD9854的頻率控制字達到48位，當器件的工作時鐘頻率達到最高300MHz時，輸出頻率的分辨率仍能達到1mHz，完全能滿足一般系統(tǒng)的性能指標要求。另外AD9854的內部還有一個可編程的參考時鐘乘法器，乘法器的設置范圍為4～20。當輸入10MHz的參考時鐘時，器件最高可以工作在200MHz的內部時鐘上，使用起來比較方便。當然也可以旁路掉參考時鐘乘法器，使器件內部工作時鐘直接為參考時鐘。
2.3 上變頻模塊
　　上變頻模塊主要包括AD8346外圍電路、接口電路等。AD8346使用時需要較少的外圍電路，它的本振頻率范圍為800M～2.5GHz，本振輸入幅度要求大于10dB。基帶信號的頻率范圍為DC～70MHz，AD8346的控制非常靈活，只要交換I、Q兩個通道的輸入的基帶信號，就可以實現對輸出上下邊帶的取舍。
　　AD8346使用的基本外圍電路比較簡單，電源供電幅度范圍為2.7～5.5V。但兩個供電管腳都必須接100pF和0.01μF的去耦電容，而且應盡可能近地放在這兩個管腳的旁邊。它的ENBL管腳可以調節(jié)器件進入休眠狀態(tài)，此時該管腳的電壓應低于0.5V。LO(本振)輸入必須AC耦合，最好采用差分驅動；如果采用單端驅動(另一輸入腳通過電容接地)，則會略微提高輸出信號中LO(本振)信號的功率電平。LO的輸入功率要求在-6dBmW～-12dBmW之間。理論上最好的輸入功率為-10dBmW，高的輸入功率會降低線性度；而低的輸入功率又將增加輸出信號的噪聲電平。
　　AD8346的兩個基帶信號輸入通道I和Q必須差分驅動。為了得到理想的性能，差分驅動峰值電壓最好達到2V，并直流偏置1.2V。也就是說每一路輸入信號的電壓擺動范圍為0.7~1.7V。所以利用該器件時，必須解決好基帶信號的接口問題。圖2為AD8346與AD9854配套使用時的一種典型接口電路，這個匹配電路簡單實用。兩個信號變壓器有三個作用，一是調整輸入信號的幅度到合適的水平，二是把輸入的單端信號轉換成差分信號，三是通過變壓器輸出端的中間抽頭給輸出電路提供約1.2V的直流偏置電壓，而1.2V的直流偏置由兩個二極管產生，簡單實用。這樣基本上解決了AD8346對輸入基帶信號的匹配要求。在本設計中，由于AD9854的頻率輸出范圍有限，所以輸出頻率主要由本振頻率決定。AD8346實際輸出的信號頻率，對本振的抑制比達到了40dB以上，滿足了一般儀器的性能需要。