作者： Albert Yen 混合模式與射頻技術經理 臺聯電
Lawrence Williams 商業開發總監 Z.Y. Daniel Wu 模擬/混合信號IC專家 Ansoft公司
大規模射頻集成電路，如無線收發系統，往往包含了模擬和數字部分(如壓控振蕩器(VCO)、鎖相環(PLL)、混頻器、濾波器、放大器、數模/模數轉換器(DAC/ADC)等)。這些器件的各種功能特性需要在時域和頻域內進行仿真，以得到它們各自的行為特性。
此外，這些系統工作在GHz的頻率段，采用先進信號產生方法(如正交頻分復用(OFDM)和快速跳頻技術等)。高頻電路的開關速度很快，對有源與無源器件的模型、電路版圖的寄生效應、介質耦合效應、級間阻抗匹配、IC封裝和電源噪聲等非常敏感。
仿真挑戰
諧波失真、增益壓縮、振蕩器相位噪聲及混頻器噪聲系數等非線性效應經常在頻域進行仿真和報告。而開關行為、電路初始啟動狀態以及收發系統對瞬時事件(如跳頻)的響應需要在時域進行仿真。由于經常需要包含基于頻域定義的寬帶寄生效應建模，而這種建模必須進行轉換以用于基于時間的仿真，因此導致時域分析復雜化。
很明顯，同時支持在時域和頻域內進行一致的仿真，并能高效和精確地對基于頻率的模型實現暫態分析的技術，對于現在的RF電路仿真和驗證至關重要。
為了組成一個完整的收發器或接收器鏈，由許多無線電單元組合在一起產生的電路包含非常多的器件數量，這通常超過了傳統EDA工具的極限，從而產生了另外一個仿真挑戰。
這迫使設計師引入人為的、不準確的設計分割，從而犧牲了他們驗證的寬度。因此，迫切需要新的技術，它不僅要能在對敏感的模擬電路模塊仿真時具有良好的仿真精度和收斂性，同時，由于在系統級芯片(SoC)設計中，電路中經常包含了大量的晶體管和寄生元件，新的技術還必須具備處理這種電路的能力和必要的仿真速度。
解決挑戰
為解決這些仿真挑戰，Ansoft公司開發了Nexxim。利用專用的數值算法和先進的軟件架構，Nexxim成功地展示了解決大型電路問題的能力，能提供具有一致結果的時間和頻率分析，以及與Ansoft公司的寄生行為3D電磁建模的協同仿真能力。
新的設計技術利用高可靠性的高頻結構仿真器(HFSS)對部件和版圖電磁寄生效應進行抽取，結合了用于高性能電路仿真的Nexxim，為SoC設計者們一次流片成功提供了新的手段和機會。
復雜SoC的設計需要完善的EDA設計流程。Cadence Virtuoso模擬設計環境(ADE)在模擬/RF設計業界得到廣泛使用。現在，可以將Nexxim仿真和HFSS模型抽取工具固有的優勢整合到這個設計流程中。像ADC、AGC和PLL這樣的IC功能現在可以通過Cadence環境來創建，在單個芯片中集成，使用Nexxim按SPICE級別精度對這些功能模塊驗證。
此外，HFSS與Cadence的設計流程協同工作，以提供可擴展的片上無源模型、全波互連與介質耦合寄生效應抽取以及復雜的封裝模型抽取。
本文描述在建立好的設計流程中設計與驗證射頻及模擬電路的新技術。本文以正在開發中的超寬帶(UWB" title="UWB">UWB)多波段正交頻分復用(MB-OFDM)無線系統項目為實例，演示新的技術。
下圖是一個流程圖，描述了典型的RFIC" title="RFIC">RFIC設計流程.
圖1：RFIC設計和驗證流程
設計流程解決方案
設計過程從系統設計與行為級建模測試平臺開發開始。常用的建模方法包括使用Matlab、高級語言(如C語言)或者硬件描述語言(HDL)(如Verilog-A或VHDL-AMS)，以及專門的系統仿真工具。
圖2描述了一個超寬帶IC參考設計的行為模塊框圖，這個IC參考設計是由Ansoft公司和領先的RFIC晶元廠臺聯電聯合開發的。這個系統包括基帶數字信號處理(DSP)、數據轉換器、無線發射器和接收器以及無線信道。然后開發出電路模塊規范來定義性能指標。
圖2：用于早期系統級折衷研究的UWB無線電全收發器行為模型
Ansoft公司的Designer工具用來對這種UMB無線電進行行為建模。它提供無線電模塊的非常全面的模型，如混頻器、濾波器、放大器、無線信道模型以及天線和DSP、混合信號模塊(如快速傅立葉變換FFT)、數據轉換器、符號映射器、隨機碼信號源和檢波器。
與Matlab模型的協同仿真和使用標準C編程的用戶定義模塊解決了特定的基帶信號處理，包括數據擾碼、卷積編碼、信號打孔、符號映射以及OFDM符號生成。
設計流程的下一步是使用理想化的互連結構和代工設計工具包(foundry design kit)中的器件模型進行電路設計。Nexxim仿真器可以和Cadence的RFIC設計流程完全集成在一起。
圖3顯示了它已經緊密地與Cadence ADE集成并直接包含在其菜單結構內。
圖3：Ansoft Nexxim電路仿真器被完全整合到Cadence的ADE中
Nexxim能夠在一個仿真器中實現瞬態和諧波平衡，這可以從下面的例子中明顯地看出。
圖4是UWB接收器模擬基帶的原理圖，包括基帶濾波器和用于自動增益控制(AGC)的可變增益放大器。
圖4：UWB接收器模擬基帶包括基帶濾波器和可變增益AGC放大器
圖5提供了這種電路的典型頻域結果，包括采用線性網絡分析的掃頻結果、使用Nexxim諧波平衡分析的諧波失真結果以及增益壓縮。
圖5：基帶電路頻域結果實例(a) 不同增益狀態的掃頻響應；
圖5： 基帶電路頻域結果實例(b) 諧波平衡仿真報告的諧波失真；
圖5： 基帶電路頻域結果實例(c) 諧波平衡計算的增益壓縮圖
圖7所示為同一電路典型的時域仿真結果，包括復雜OFDM輸入波形以及單個UWB幀的I/Q通道輸出響應。單個工藝設計包(臺聯電的0.13um工藝)以及相應的設計環境能夠使設計者根據自己的需要選擇想要的仿真算法。
圖6：基帶電路的時域結果實例(a) 使用PWL源的OFDM數字調制輸入波形；
圖6：基帶電路的時域結果實例(b) Nexxim預測的I與Q輸出
為了改進仿真的精確度，對片上無源元件(如螺旋電感和金屬-氧化物-金屬(MoM)電容)進行綜合、參數抽取并加入電路仿真中。臺聯電和Ansoft已經實現了一種電磁設計方法(EMDM)，這種方法采用全波三維仿真工具來建立片上無源器件的模型，其精度可以追溯到晶元制造工藝。對于螺旋電感，電感值和品質因素(Q)可利用先進的全波有限元仿真，通過Ansoft的HFSS來計算。
為方便電路設計工程師們使用全三維電磁場工具，Ansoft創建了一種針對臺聯電的器件向導(Component Wizard)，用于建立與他們的代工設計工藝相匹配的參數化模型。圖8描述了Component Wizard以及臺聯電使用的工藝，可以創建易于解決的參數化HFSS項目。
圖7：組件向導器讀取UMC工藝技術文檔和P-cell以創建易于解決的參數化HFSS項目
器件向導使用Cadence版圖P-cell與層堆疊技術文件，來在HFSS中創建完全參數化的螺旋電感參數庫。這個庫可以作為經過驗證的EMDM設計工具包提供給臺聯電客戶。還提供了一種將優化設計反向標注回通用的版圖工具的方法。
圖8比較了HFSS仿真結果與兩個環形螺旋電感的測量結果，顯示了電感量和品質因素優秀的一致性。
圖8：環形螺旋電感的HFSS仿真與測量的電感值和Q的比較(a) 150um外部直徑；
圖8：環形螺旋電感的HFSS仿真與測量的電感值和Q的比較(b) 300um外部直徑
物理電路版圖設計
設計過程的下一步是電路版圖生成。對關鍵的模擬模塊需要特別加以注意，這些模擬電路模塊通常是通過手動布線來確保高度敏感的模擬電路滿足技術指標要求。在版圖設計完成后，應該利用電磁仿真來得到無源器件模型和互連之間的相互影響。
由于像HFSS這樣的仿真工具和運算平臺的性能不斷提高，因此現在可以在關鍵的無線電模塊的整個版圖上使用三維仿真。其優勢是這種精確的方法能夠仿真所有的高頻版圖設計效應，包括片上電感、互連、片上無源器件以及到其它互連結構的耦合和介質耦合。并且對寄生現象和耦合效應不做任何假設和近似。對于整個模塊嚴格的電磁參數抽取能夠消除關于該包含哪個寄生效應的所有不確定因素。
圖9描述了整個VCO模塊版圖的HFSS仿真項目，不包括所有的有源組件和MoM電容。在雙處理器PC上僅僅用9個多小時的時間就解決了這個142端口HFSS項目，需要2.15GB的內存。
圖9：在HFSS中仿真的關鍵VCO電路版圖幾何尺寸
圖10顯示了VCO負阻振蕩器S11幅度(藍色)和相位(紅色)，圖中表明當提取了整個模塊的寄生效應，并將其加入到電路仿真中以后，器件無法起振。如果不進行電磁場仿真，這樣的問題只有在出帶、制造和測試之后才能發現。這一級別的版圖提取和驗證對于確保一次性流片成功來說非常重要。
圖10：VCO負阻振蕩器S11幅度(藍色)和相位(紅色)位圖,S11必須位于綠色虛線之上，器件才能振蕩(a) 沒有進行整板仿真時，電路振蕩于4.4GHz；
圖10：VCO負阻振蕩器S11幅度(藍色)和相位(紅色)位圖,S11必須位于綠色虛線之上，器件才能振蕩(b) 整板仿真之后包含了寄生效應，器件無法起振
管理封裝寄生效應
在電路仿真中加入封裝寄生效應是設計過程中的另外一個關鍵步驟，在射頻段，即使是很小的引線電感也會對電路性能產生顯著的影響。
圖11中所示是一個QFN封裝的HFSS模型，通過仿真我們可以得到所有管腳的S參數矩陣并進一步計算得到所有引線電感。
圖11：QFN IC封裝模型(a) 在HFSS中建立的仿真模型；
圖11：QFN IC封裝模型(b) 有限元網格剖分
圖12所示為在有和沒有接地及電源引線電感兩種情況下，圖13中的電路的小信號性能。
圖13：UWB接收器原理圖包括T/R開關，可變增益LNA，不平衡變壓器，I/Q解調器和基帶濾波/AGC
圖14：在考慮和不考慮接地及電源引線電感兩種情況下，圖13中的電路從LNA看進去的輸入回波損耗。藍色曲線是不考慮接地及電源引線電感時的參考曲線；紅色曲線包括了T/R開關的接地及電源封裝引線電感；綠色曲線將T/R開關和LNA的接地及電源封裝引線電感全部包括在內，電路開始不穩定
從這個圖中可以看出，從LNA看進去的穩定響應(S11<0dB)決定于是否包括地和電源引線電感模型。在相同的仿真中可以觀察到LNA小信號增益由于地電感降低大約15dB。這個信息可以引導對設計的及時調整，這種調整反過來可以使電路穩定。
驗證平臺
最后，具有多個功能模塊的晶體管級電路以及包含所有提取的寄生效應的全芯片驗證使用一種系統(行為級)測試平臺來實現。圖15描述了全芯片驗證系統測試平臺。MBOA位和幀的精確時域波形被自動地連接到接收機電路的輸入。
圖15：在系統測試平臺上對無線收發系統進行晶體管級全芯片驗證
Nexxim使用HFSS提取的寄生效應進行電路仿真，產生的全芯片分析的有代表性的結果包括接收器輸入信號頻譜圖(圖16a)和顯示了接收器上檢測到的QPSK符號的星座圖(圖16b)。
圖16：全芯片驗證仿真結果(a) 接收機輸入端頻譜；
圖16：全芯片驗證仿真結果(b) 接收機檢測到的QPSK符號星座圖
本文小結
工程師和EDA供應商了解成功的RFIC設計需要一個具有四個主要組件的開發基礎架構，它們分別是：
1. 支持時域和頻域分析以及很大晶體管數量和在這樣的器件中發現的諧波部分的電路仿真技術；
2. 經過驗證的基于電磁的建模過程，這個過程能提供準確的、可擴展的無源器件以及開/關芯片互連和封裝寄生參數描述；
3. 完善建立的設計流程，這個設計流程將這個電路仿真與EM技術銜接到經代工廠驗證的器件模型、參數版圖單元以及物理實現能力(如DRC與LVS)；
4. 系統級開發工具用于開始的連接估算與最終的“測試平臺”設計驗證。Ansoft的技術領先的分析工具能直接進入到已建立的IC設計和驗證流程，以滿足這些嚴格的要求。