本文將闡釋音頻模擬開關的微小特性，以及如何利用總諧波失真(THD)、布局和性能來優化音頻路徑的保真度。
在中高端手機設計中，往往有分別來自基帶、應用處理器或獨立式音頻編解碼器的多個音頻源。盡管許多手機都針對某項特定功能而設計(如手機音樂功能)，但基于此項功能仍可以傳送不同的信號。無論是在手機通話時由基帶產生的、或收聽MP3音樂時由應用處理器產生的左右音頻信號，最終這些來自不同源頭的音頻信號都會被傳送到耳機接口，而這些信號的傳送通常是經由一個模擬音頻開關來完成。根據開關的輸入，它有可能是一個DC偏置信號，或是一個AC(或負電壓)耦合信號。在許多情況下，信號的DC水平決定了需要什么樣的模擬開關，例如是可處理AC信號的負電壓音頻開關，或者是標準音頻開關。
一旦確定音頻開關的布局，接下來要考慮的布線元件就是低導通阻抗(RON)開關。其原因在于：對音頻信號而言，模擬路徑的阻抗會對總體設計的功耗有很大影響。如果把音頻布線路徑和負載視為簡單的電壓分壓器，降低音頻路徑的RON 就可減少系統中的熱耗功率，從而為耳機提供更大的功率。若要驅動低阻抗耳機，這一點尤其關鍵。一般情況下，大多數高性能音頻開關都在0.4 ?左右。在大多數新設計中，模擬開關的輸入信號都選擇負電壓或AC偏置信號，因為這樣做可以省去220µF的DC阻斷電容，并降低材料成本，簡化設計。這與目前無電容音頻放大器的發展趨勢是一致的。許多公司都有負電壓模擬開關產品，但只有飛兆半導體公司能夠提供了去掉傳統電荷泵架構以節能的產品組合(包括FSA2269 和 FSA2271)。這些器件是雙單刀雙擲(dual SPDT)開關，用于把左右音頻信號發送到音頻連接器。這可節省數十乃至數百微安培電流。
接下來，音頻工程師便需要分別測量各個元件的總體諧波失真(THD)。對音頻放大器的THD要求一般為0.1%。雖然這對音頻放大器已足夠，但音頻工程師必需對整個音頻路徑的THD進行預算，即使數值可達1%左右，但這仍然是普通人的耳朵所聽不到的。因此，若我們考慮到從基帶處理器到耳機的音頻路徑，包括PCB、放大器、模擬開關和耳機等所有元件，總體THD應該小于1%。為了確定最佳音頻THD在1%范圍以內，我們必須根據工作電壓來考慮模擬音頻開關的THD。THD與模擬開關的導通阻抗中固有相關的。一般來說，隨著導通阻抗的增加，導通阻抗平坦度(即導通阻抗在輸入電壓范圍的變化)也相應升高；而導通阻抗平坦度的升高會降低THD性能。也就是說，在輸入電壓范圍內，導通阻抗越平坦，THD性能就越好。
如FSA2271等音頻模擬開關在3V電壓下的導通阻抗平坦度一般在0.4?左右。通常導通阻抗平坦度會隨工作電壓而變化，如圖1所示。
圖1：RON 平坦度與輸入電壓的關系(THD 結果適合于驅動 32? 負載的1V偏置 1Vpp 信號。)
圖1所示為一個0.4?的低負電壓開關隨工作電壓的變化，以及對導通阻抗的影響。從圖中我們可以看到，對于1.65V工作電壓，RON尖峰在1V VIN時大于3.5?，意味著THD超過4% ，如圖2所示。
圖2：THD與頻率的關系
對于一個高保真度系統，工作電壓為1.65V的負電壓開關會徹底破壞性能。也就是說，即使音頻工程師的主要工作焦點在于高性能音頻放大器上，掌握模擬音頻開關的使用方法也是至關重要的。如果一個設計人員打算采用低THD的音頻放大器，并把信號饋入到高THD工作電壓的模擬開關，將徹底破壞系統和音頻信號的性能。
若我們進一步觀察圖2，即能確定，對于這個特定開關，系統的最低THD實際上在3.0V(而非4.5V)工作電壓的時候。而出乎意料的是，在4.5V時得到的THD竟然大于0.01%。雖然這結果與被測的模擬開關有關，但這次經驗顯示出在選擇或運用音頻模擬開關時，設計人員必須充分了解開關在不同工作電壓下的音頻THD，這將大大有助于提高總體音頻路徑的性能。
音頻模擬開關需要考慮的另一重要事項是斷開的開關擲刀(disconnected throw)和公共端口之間的串擾，因為在應用處理器發送音頻信號時，基帶處理器都能夠發送音頻信號。有些音頻架構會“泄放” (bleed)音頻信號到公共端口，從而破壞耳機音頻信號。這種情形時有發生，即使在模擬開關并未上電的時候，也有可能把信號泄漏到耳機中，所以需要斷電保護。因此，在選擇正確的模擬音頻開關時，必須了解器件是否帶有斷電保護和關斷隔離功能，以保證音頻質量。例如，FSA2271T 就帶有關斷隔離(OIRR)，以及在100kHz時的串擾 (Xtalk) 規格為 -70dB。有些模擬開關，如 FSA2271T，還采用終端電阻來確保未選端口對地放電，此舉有助于消除部分 “嘀嗒和爆破” (click and pop) 音頻噪聲。
綜上所述，只要考慮了關鍵參數，選擇一個滿足系統要求的音頻模擬開關是很簡單的。即使在便攜設備中，如果了解和管理音頻路徑上所有元件的影響，將有助于提高系統性能，并確保總體設計的穩健性。