在現代電子系統的設計中，高速 FPGA運行時需將其配置數據加載到內部SRAM 中，改變SDRAM 里面的數據，從而使FPGA實現不同的功能，即所謂的可重構技術[1]。但是由于其采用的是基于SRAM的技術，每次上電的時候都會重新配置FPGA，這就可以通過監視FPGA配置引腳位流的方法來實現對設計的復制，因此，在關鍵設備的設計中，有必要采取加密的技術來保護設計者的知識產權。
1、加密問題的提出
由于 FPGA基于SRAM，所以掉電以后，其內部的數據必然丟失，為了讓系統正常運行，就需要在系統上電的時候給FPGA加載程序，目前對FPGA加載程序的方法主要有以下幾種 [2]：
第一、 采用邊界掃描的方式，這種方法主要用于產品調試期間用；
第二、 采用專用配置芯片配置，主要用于升級次數少的產品；
第三、 采用存儲器＋微控制器的配置方法，這種配置方法靈活，使用方便，便于升級，多用于需要多次升級的產品。
以上幾種 FPGA配置方法在上電加載程序的時候，都需要將配置的數據通過配置管腳下載到 FPGA中，這樣，就可以利用一定的電路對這些引腳進行采樣來獲得 FPGA的配置信息，就可以對另一款同樣的 FPGA來進行配置，這樣，就不需要知道設計的具體原理而實現了同樣的功能，從而達到了克隆設計的目的，對設計者造成了巨大的損失，所以，我們有必要對我們的設計采取加密認證技術。
2、DS28E01芯片及其加密原理
MAXIM公司生產的 DS28E01將 1024位 EEPROM與符合 ISO/IEC110118-3安全散列算法(SHA-1)的質詢響應安全認證結合在一起。在單個芯片內集成了 1024位 EEPROM(分為 4頁，每頁 256位)、64位密鑰、一個寄存器頁、512位 SHA-1引擎和 64位 ROM序列碼。 DS28E01對數據按照 1-Wire協議串行傳送，通信速率為15.3kbps(標準速率模式)或125kbps(高速模式)，只需要一根數據線和一根返回地線，最大限度的節省了對控制器 I/O口的占用 [3]。
HASH加密函數是一種單向散列函數，是一種單向密碼體制，即它是一種從明文到密文的不可逆映射，只有加密過程，不能解密，也就是說，從數學上不能由密文反過來推算出明文的任何消息。其中常見的 HASH函數的算法有:MD5、SHA、N-Hash、RIPE-MD、HAVAL等 [4]。
SHA-1算法是一種通過直接構造復雜的非線性關系達到單向要求，設計單向散列函數的算法，具有“不可逆”、“防碰撞”以及良好的“雪崩效應” [5]，防止了盜竊者利用相近的輸入來達到破解密碼的可能性。
DS28E01內部的加密過程是在內部的加密引擎中進行的，其加密引擎利用的是 HSAH函數的 SHA-1算法，但是和標準的 SHA-1算法又有幾點不一樣。標準算法的輸入值可以小于、等于或大于分組長度512bit，但是 SHA-1引擎的 SHA-1算法輸入的是固定的512bit,也就是標準 SHA-1算法的分組長度。并且標準 SHA-1算法每個分組的最后一次循環體的輸出都要和輸入每個分組的初始常量做MOD232加法，而在 DS28E01的 SHA-1引擎中由于只有一個512bit的循環體，最后就省略了將初始常量添加回結果的最終步驟。至于引擎的 SHA-1算法的其他步驟則與標準的 SHA-1算法相同。
3、加密模塊設計
目前由很多能實現 FPGA加密的方法，如在 Xilinx Virtex-II和 Virtex-4這類的高端FPGA中，支持對配置數據流的加密操作。這樣僅當 FPGA中含有相同的密鑰時，這些數據流才可以工作。但是這種加密的方法對更為廣泛的、對成本比較敏感的應用場合來說不甚合適。因此，這里利用另一種可行的身份識別法來防止意外拷貝。這種方法對所有 FPGA家族都使用，包括低端的 Xilinx Spartan-3系列FPGA。
3.1、加密模塊的原理圖設計
本次設計中的加密模塊的原理圖如圖1。硬件部分主要由 Xilinx公司 Spartan-3系列的X3CS500E以及MAXIM公司的DS28E01芯片組成。DS28E01芯片和FPGA之間是通過DS28E01的第二引腳的 1-Wire通信總線進行通信的。
唯一識別號及附加數據(常數)在內的 HASH運算結果，運算的結果是 160位的 MAC(消息認證碼)，同時，FPGA內部也會同安全存儲器一樣進行包含密鑰、隨機數、附加數據及器件識別號在內的 HASH計算并產生一個期望的MAC。然后，在 FPGA內會對這兩個 MAC進行比較，如果一樣，則 FPGA認為該電路是“合法”電路，因為它擁有正確的密鑰。此時 FPGA進入正常工作狀態，開啟/執行其配置數據中的所有功能，會執行所有的功能。如果 FPGA和DS28EO1兩者產生的MAC不匹配，則系統會認為該電路是一個“非法”電路，因為該系統不具有正確的密碼。此時 FPGA進入非正常運行狀態，只執行有限的功能。
3.2、加密認證模塊的程序設計
為了實現加密認證的功能，我們在 FPGA中利用 VHDL語言設計了 IFF模塊，在 IFF模塊的內部是根據SHA-1算法實現了對輸入密碼的HASH函數運算以及與DS28E01中產生的MAC的比較功能，IFF模塊的接口定義如圖 2所示：
其中，CLKIN是一個大于 20M的時鐘；IFF是認證啟動信號，在 IFF信號上升沿的時候模塊內部開始啟動 HSAH運算過程以及密碼比較過程；RESET是復位信號，高電平有效；IB則是 FPGA通過 1-Wire協議與 DS28E01通訊的信號；FOE信號是 IFF模塊的輸出線，在IFF內部 MAC比較完成后，如果 FPGA認定該電路具有正確的密碼，則會置 FOE信號為低電平，反之如果 FPGA認定該電路不是合法的電路，則會置 FOE信號為高電平，在 FPGA內部可以根據FOE的信號來實現不同的功能。這樣，系統就可以根據電路是否是被拷貝的來實現不同的功能，防止了設計被拷貝。
在 IFF模塊中，實現了標準的 SHA-1算法，其中算法流程圖見圖3，在 FPGA配置完成之后，在 RESET信號與時鐘信號的控制下，FPGA內部就會運行 SHA-1算法產生相應的MAC，與由 DS28E01產生的 MAC進行比較，根據比較結果將 FOE設置為不同的狀態，然后 FPGA就可以根據 FOE的狀態來判斷是否是合法電路。其中的初始化主要完成消息填充和附加原始消息長度以及在算法中需要的函數和常數的定義。
4、設計總結
在現在電子設計的成本越來越高的情況下，基于 SRAM的 FPGA由于自身限制，容易使得設計者的設計被復制，從而給設計者提出了設計具有加密功能的電子系統，由于 SHA-1 算法引擎的 DS28E01芯片作為加密認證系統的核心芯片，并利用 DS28E01針對 Xilinx公司的 X3CS500E開發了實際的加密認證系統，并將此系統應用于實際的產品中，取得了良好的效果。
圖 3 SHA-1算法流程圖(Figure 3. SHA-1 algorithm flow)
本文作者創新點：針對基于 SRAM的 FPGA在配置過程中設計數據容易被克隆的現象，設計了基于安全存儲器的加密認證系統，增強了系統的安全性。