0 引言
隨著大規模集成電路的發展，單芯片方案由于成本低、體積小、功耗低等優點，被越來越多的電子系統所采用。
微弱脈沖信號檢測和識別在通信、醫療中都有廣泛應用，將微弱脈沖信號檢測系統單芯片化具有現實的研究意義。
1 微弱脈沖檢測系統框架設計
本系統的設計目標是用低成本CMOS工藝實現1ns、10mV脈沖信號的檢測，并輸出FPGA可處理的數字信號，用于超寬帶無線通信OOK接收通道，見圖l。
對于納秒級信號的檢測，傳統接收機方案采用需要高速時鐘的高速ADC來實現模數轉換，高速時鐘產生電路一般應用頻率綜合器方案，消耗較大面積和功耗，且同樣需要外接參考時鐘。
高速ADC使用時鐘的重要原因之一是為了利用正反饋來彌補放大器在高頻情況下的增益不足。隨著集成電路工藝的進步，器件寄生電容越來越小，0．18μm CMOS工藝截止頻率已達40GHz，通過使用有源電感，已可以在較低功耗下實現較高的高頻增益。
本系統要求單片集成，低成本、低功耗，采用多級放大器級聯的方案來提高檢測系統的分辨率，并對輸出信號通過延時電路來加大脈寬，降低后續基帶部分數字信號處理電路的壓力。
本系統具體框架見圖2所示。前一級是片外的檢波器，通過50Ω微帶線將信號輸入，所以本系統需要將輸入阻抗匹配為50Ω。本系統第一級為共柵型放大器，主要為系統實現輸入匹配，并提供一定的增益。第二級為一個4輸入放大器，可外置閾值電平。第三級為一個高頻放大
器，使用了有源電感，可以在較低功耗下達到較高的帶寬。第四級為差分轉單端放大器，將差分信號轉為單端，并提供一定的增益。第五級為一對反相器，提供非線性增益，將信號整形為數字信號。第六級為可控脈沖展寬電路，將1ns脈沖展寬為5ns。最后一級為反相器陣列組成的驅動，可以驅動5pF電容和50Ω電阻。本系統同時集成了為核心電路提供電流的帶隙基準電路。
2 主要電路模塊設計
2．1 共柵型放大器A1
本檢測系統第一級為了較完整地接收并放大從片外50Ω微帶線傳來的極窄脈沖信號，使用了輸入阻抗較低的共柵型放大器Al，見圖3。通過選取合適的寬長比及偏置電流，M3、M4的跨導為20ms，A1的S11在1G帶寬內小于-10。R1、R2作為A1的負載，選用較為精確的高阻poly電阻，但其在工藝制作中仍會有較大的絕對偏差。第一級中信號較為微弱，A1中使用了共模反饋電路來穩定輸出端的直流成分，并抑制較低頻段的共模噪聲。
共模反饋電路中，M5的柵端通過R3、R4檢測輸出端的共模電平與Vref比較，將差值反饋于M11的柵端，進而改變M3等放大器核心器件的電流，構成了負反饋環路。V1、Il等偏置均為片內帶隙基準電路部分產生。
2．2 前置放大器A2
本放大器核心部分為兩對差分對管：M21、M22的柵端接差分輸入脈沖信號，M23、M24的柵端分別接直流參考電壓Vref+、Vref-，輸出信號Vo2見式(1)。當脈沖信號Kin大于Vref時，Vo2為正，經過后級電路模塊的放大及整形，輸出高電平(>1．79V)；反之輸出低電平(<0．1V)。
2．3 使用有源電感的放大器A3
A3的電路結構見圖3。M33提高了放大器低頻增益的同時，顯著增大了輸出端Vout-和輸入端共源放大管M3l的漏端之間的阻抗，阻隔了輸出端信號通過M3l的柵漏交疊電容Cgd_M31回流輸入端的通路，從而提高了放大器的穩定性；同時降低了M31柵端到其漏端的增益AM31使M31柵端的密勒等效電容Cmil(見式(2))大為降低，從而提高了放大器的帶寬。
由于SMIC 0．18μm工藝寄生電容的影響，A3作為本系統的主放大器，還需要電感特性器件來進一步提高其帶寬達到1GHz。
雖然片上電感的噪聲性能優于有源電感，但占用太大面積。圖5中M37、M39、C31、M38構成了有源電感，見圖6，其阻抗中有一個零點來拓展帶寬，見式(3)
2．4 差分轉單端放大器A4及脈沖整形A5
差分電路對共模干擾包括電源和地的波動具有較高的抑制能力。本系統前幾級中信號較為微弱，需用差分形式傳遞。信號經過A4放大后，對比共模干擾已足夠大，故轉變為單端形式以降低功耗。
當輸入脈沖信號接近Vref時，A4輸出端電壓需要進一步整形才能變為數字信號。A5為一對反相器，可以大大提高脈沖檢測的靈敏度。
3 結果分析
圖7為本系統第四級A4后的AC分析結果，增益可達62dB，3dB帶寬可達816．6MHz，1GHz時增益為57dB。圖8為本系統各級瞬態波形，a為輸入的1．1ns、3mV脈沖信號，b為A4后的波形，幅度為758mV，c為A5整形后得到的1．8V脈沖波形，d為經過A6展寬后4．79ns脈寬的波形。圖9為本系統芯片照片，大小為O．66×0．49mm，功耗為32mW。在圖1所示的系統中，可以傳送40M數據率的清晰視頻。
 |
4 結語
本文設計的單芯片極窄微弱脈沖檢測系統，工作穩定，采用CMOS工藝，低成本、低功耗，且尚有較大改進余度。