開關電源以其體積小、重量輕、效率高、性能穩定等方面的優點，廣泛應用于工業、國防、家用電器等各個領域。然而，開關電源中功率半導體器件的高速通斷及整流二極管反向恢復電流產生了較高的du／dt和di／dt，它們產生的尖峰電壓和浪涌電流成為開關電源的主要干擾源。文中給出的電源濾波器元件主要基于 TDK公司提供的模型，該模型考慮了元件的高頻寄生參數，更符合工程應用。
1 開關電源EMI產生機理
1．1 開關電源的電磁干擾源
(1)開關管產生干擾。開關管導通時由于開通時間很短及回路中存在引線電感，將產生較大的du／dt和較高的尖峰電壓。開關管關斷時間很短，也將產生較大的di／dt和較高的尖峰電流，其頻帶較寬而且諧波豐富，通過開關管的輸入輸出線傳播出去形成傳導干擾；
(2)整流二極管反向恢復電流引起的噪聲干擾。由于整流二極管的非線性和濾波電容的儲能作用，二極管導通角變小，輸入電流成為一個時間很短，而峰值很高的尖峰電流，含有豐富的諧波分量，對其他器件產生干擾。二級濾波二極管由導通到關斷時存在一個反向恢復時間。因而，在反向恢復過程中由于二極管封裝電感及引線電感的存在，將產生一個反向電壓尖峰，同時產生反向恢復尖峰電流，形成干擾源；
(3)高頻變壓器引起EMI問題。隔離變壓器初、次級之間存在寄生電容，這樣高頻干擾信號很容易通過寄生電容耦合到次級電路，同時由于繞制工藝問題在初、次級出現漏感將產生電磁輻射干擾。另外，功率變壓器電感線圈中流過脈沖電流而產生電磁輻射，而且在負載切換時會形成電壓尖峰；
(4)二次整流回路干擾。開關電源工作時二次整流二極管、變壓器次級線圈和濾波電容形成高頻回路，向空間輻射噪聲；
(5)元器件寄生參數引起的噪聲。主要是開關管與散熱片、變壓器初、次級的分布電容及其漏感形成的干擾。
1．2 共模、差模傳導干擾路徑
共模干擾主要為相、中線干擾電流通過M1漏極與散熱片之間的耦合電容通過接地線形成回路，差模干擾則在相線與中線間形成回路，干擾路徑如圖1所示。
查看原圖（大圖）
參閱資料對比發現，如果將設計的EMI濾波器置于電網電源與Lisn之間，可以濾除來自交流電網的傳導性性電磁干擾，但是并沒有考慮開關電源電路中的傳導性共、差模電磁干擾和輸出信號中的強尖峰干擾。因此，有必要在開關電源輸出端添加EMI濾波器用來進行干擾抑制，如圖2即文中提出的開關電源相對應的二階無源EMI濾波器結構。其中，開關電源輸出為DC 30 V±1％。
查看原圖（大圖）
2 應用PSPlCE軟件仿真
2．1 濾波器輸入輸出結果比較
如圖2所示開關電源輸出端接二階無源EMI濾波器，利用電壓探頭可以測量濾波器輸入、輸出信號，仿真結果如圖3所示。
如圖3所示，開關電源輸出電壓信號經過EMI濾波器后幾乎沒有衰減，對圖3局部放大如圖4所示。輸出信號尖峰干擾完全濾除，同時由于該濾波器元器件采用 TDK模型，均考慮了元件高頻寄生參數的影響，因而更貼近實際的工程應用。一般開關電源設計中在變壓器次級都有尖峰抑制器，但輸出紋波電壓稍大，若去除尖峰抑制器直接使用該濾波器后紋波電壓減小約80％。
2．2 傳導共模、差模干擾信號分析
如圖5所示為典型的Lisn電路圖，對于工頻(50 Hz或60 Hz)，電感感抗很小，電容容抗很大，因而交流信號可幾乎無衰減的通過Lisn，而高頻信號可很好的被阻隔。這里利用Pspice電壓探頭通過Lisn可以很容易的分離共模、差模信號。
查看原圖（大圖）
探頭探測到的電壓由相線或中線電流流過50 Ω電阻形成的，具體表達式為
在Pspice中利用算法可以分離出共模與差模噪聲，如圖6所示。共模噪聲低于30 dBμV，差模噪聲低于50 dBμV。
為了驗證濾波器對CM、DM噪聲的抑制作用，可以在濾波器輸出端添加圖5所示Lisn，分離出共模、差模噪聲，如圖7所示。
如圖7所示，共模噪聲最大值為32 dBμV(1 ms)，在時域分析7 ms后出現負值。差模噪聲電平最大值為3．94 dBμV(1 ms)，時域分析3 ms后出現負值，說明在濾波器輸出端共模、差模噪聲得到了較好的衰減。
2．3 EMI濾波器源及負載阻抗特性對插入損耗的影響
2．3．1 純阻性阻抗對插損的影響
圖8(a)所示，源阻抗ZS為純阻性，在1 Hz～30 MHz頻段插損隨著ZS的增大逐漸增大，圖8(b)負載阻抗為純阻性，在低頻段插損隨著ZL增
大逐漸增大，但在高頻段負載變化幾乎對插損沒有影響。
2．3．2 感性阻抗對插損的影響
圖9(a)源阻抗為純感性(不考慮寄生參數)，隨著電感值的增加插損在f>1 kHz頻段逐漸增大，諧振點插損相應提高。但在f<1 kHz，插損幾乎不隨電感取值的影響。圖9(b)源阻抗為感性(考慮寄生參數)，插損隨電感值的增大而增大，f>1 kHz插損與圖9(a)比較下降約30～50 dB，f<1 kHz，低頻插損與圖9(a)比較略高3～5 dB。圖9(c)負載為純感性(不考慮寄生參數)，隨著電感數值逐步增大，插損幾乎沒有變化，但在1～10 kHz頻段插損隨著電感增大而逐步增大。當電感取值>100 mH后，出現諧振點，而且隨著電感值的增大，諧振點向工頻靠近，諧振點出現極大值。通過選取適當的電感來抑制更接近50／60 Hz的低頻干擾，前提是負載必須為純感性。圖9(d)中負載為感性(考慮寄生參數)，在低頻段插損隨著電感增大而逐步增大，但在高頻段插損幾乎沒有變化。
2．3．3 容性阻抗對插損的影響
圖10(a)中源阻抗為純容性(不考慮寄生參數)，電容越小，整體插損越大，尤其在μF～nF量級，nF～pF量級范圍插損低頻段增加很快，電容增加到 mF量級后，電容變化幾乎對插損沒有影響。圖10(b)源阻抗為容性(考慮寄生參數)，電容越小，整體插損越大，相比純容性源阻抗其在nF量級插損較小，整體上電容的高頻寄生參數對插損影響較小。圖10(c)中負載為純容性(不考慮寄生參數)，隨著電容值逐步增大，其在工頻附近插損越來越小，對有用信號的衰減變小，但在高頻范圍負載電容變化對插損幾乎沒有影響。圖10(d)中負載為容性(考慮寄生參數)，隨著電容值逐步增大，其在工頻附近插損越來越小，相比圖10(c)說明電容高頻寄生參數對插損影響很小。比較圖8～圖10，源阻抗特性在頻段1 Hz～30 MHz整個對插損影響很大，而負載阻抗特性只在1 Hz
2．4 寄生參數對濾波器插損影響
理想的EMI濾波器元器件均采用純電容純電感并沒有考慮其高頻寄生參數，而實際使用的集總參數元件存在高頻寄生參數，這里給出兩種情況下濾波器插入損耗曲線對比，假設負載為純阻性，如圖11所示。
當f>3．1 MHz后，由于寄生參數的影響，插入損耗曲線偏離理想插損曲線，但整體插損依然很高，如圖11所示。在頻率高達5 GHz時依然有53．6 dB的插損，說明濾波器在高頻甚至特高頻頻對噪聲抑制能力。
3 結束語
提出的二階無源EMI濾波器，完全濾除了開關電源輸出端的尖峰干擾，其對開關電源傳導性共模、差模噪聲干擾體現了較強的抑制作用。同時，分析了源、負載阻抗特性對濾波器性能的影響，采用TDK元器件模型的濾波器使得理論的仿真更貼近實際工程應用。
