二進制移相鍵控(BPSK)是一種常用的數字信號調制方式，廣泛用于衛星、微波通信、廣播電視等諸多領域。BPSK信號是抑制載波的雙邊帶信號，信號中不存在載頻分量，因而BPSK信號的相干解調需要通過非線性變換，如Costas環、平方環電路、數字鎖相環(DPLL)技術等方法提取載頻信號^[1]，需要較為復雜的載波恢復電路。近年來，隨著智能卡、RFID、BlueTooth等相關技術的發展，較低碼率的BPSK在近距離無線產品中也得到了越來越廣泛的應用，因而成本較低的BPSK非相干解調越來越受重視。在BPSK的非相干解調方法中，比較重要的是移相鍵控信號的非相干反饋判決接收機^[2]和多符號最大" title="最大">最大似然接收機^[3]。文獻[4]針對文獻[2]中的部分電路用最大似然方法進行了結構分析，指出這兩種接收機是相互關聯的。文獻[5]對反饋判決接收機和多符號最大似然接收機的性能進行了分析，指出兩者性能相近，而反饋判決接收機結構要簡單些，因而在實現上更有吸引力。文獻[6]提出了基于知識優化的PSK信號的非相干解調，并介紹了一種反饋判決式的延遲遞歸解調結構。上述文獻均從模擬信號處理的角度給出了移相鍵控信號的非相干解調方案，其結構比相干方式有所簡化，但是仍然需要較多的硬件電路。此外，還有一類較為實用的中低速BPSK信號的非相干解調方法：文獻[7]給出了一種精巧的BPSK解調電路，該電路通過引入一個窄帶振蕩器，使其中心頻率與BPSK信號的載波頻率相等，當BPSK信號通過該振蕩器時，因其通頻帶太窄，信號在碼元交替時刻的相移不能突變，使得BPSK的頻率發生偏移，導致振蕩器失諧和輸出電壓下降，利用這種電壓下降實現BPSK信號的非相干解調。文獻[8]是利用BPSK信號在相位突變點有兩個半余弦周期的特點實現的，實現中亦額外使用了模數轉換器。針對中低速BPSK的低成本解調需求，本文提出了一種基于時間測量的BPSK非相干解調方法。該方法將BPSK波形量化成數字脈沖串后，通過測量碼元交替時不同的時間間隔" title="時間間隔">時間間隔判決對應的碼元類型，以達到非相干解調的目的。該方法可以采用軟件解調，只需要很少的硬件電路進行信號整形，同時還可以輸出與解調數據同步的時鐘。對于較高的碼率，該方法也可以用FPGA等可編程器件硬件實現，因而為使用單片機或可編程器件實現BPSK信號解調提供了一個有效的低成本方案。
1 BPSK信號特點及其波形變換
　　二進制相移鍵控中，載波的相位隨調制信號1或0而改變。通常用相位0和π來分別表示1或0，則已調信號的時域表達式為：
　　x(t)=A·cos(2πf·t+Φ_i)??????????? (1)
　　式(1)中，A為信號幅值、f為載波頻率、φ_i=0或π，分別對應于調制數據1或0。圖1給出了BPSK信號的時域波形圖，設每個碼元對應三個完整的載波周期。
　　本文中，解調過程將基于對時間的測量。為準確計時，時間測量所用的觸發信號采用脈沖信號，因而在解調前，首先需要將圖1所示的模擬波形轉換為數字脈沖。圖2是BPSK信號轉換前后的對應波形，其中V_T+、V_T-為轉換門限電平。為了減少誤碼率，應盡量使V_T+與V_T-相等，從而使得脈沖的正負跳變沿對應BPSK信號相位做整體平移，以減少相位噪聲。上述脈沖形成電路可以通過施密特觸發器(帶正反饋的遲滯比較器)實現。

2 解調原理
　　圖2輸出的脈沖串將作為本文方法的輸入，用以提取二進制碼流及其同步時鐘。討論解調方法之前，首先觀察兩個碼元交替時刻的BPSK信號及其對應脈沖串之間的時序關系，如圖3。設BPSK的載頻周期為T。從圖3可以看出，在兩個碼元交替時刻，從前一個下降沿(或上升沿)開始計時，如果在時刻T又出現了新的下降沿，對應的碼元值不變(即0-0或1-1)。而在1.5T時刻出現新的下降沿時，對應的碼元值有變化(即0-1或1-0)。根據圖3，如設置一計時器，當兩個相鄰脈沖下降沿之間的時間間隔為T時，對應數據沒有發生翻轉；而當兩個下降沿之間的時間間隔為1.5T時，則對應數據必然發生翻轉。是否發生碼元電平翻轉，明確對應于兩個不同的時間間隔。據此，即可實現BPSK信號的非相干解調。

　　下面討論如何生成數據的同步時鐘。在上述解調過程中，如果相鄰數據電平發生了翻轉，即可從該解調數據得到一個同步時鐘沿；而當相鄰數據沒有翻轉時，是無法直接生成相應的時鐘跳變的。圖4所示是一串比較長的BPSK脈沖序列，其中每個碼元對應的載波周期數為K(為簡便起見，圖4中每個碼元對應的載波周期數仍為3)。由圖4可見，如前后兩個碼元值有變化，從上一個碼元結束到下一個碼元開始，中間持續的時間可能為K-1個或者K個載波周期；如果前后兩個碼元值沒有變化，那么一個碼元的持續時間可用K+1個載波周期表示。根據上述特點，如果在解調流程中再設置一個值為K+1的計數器，根據以上對T、K兩個參數的研究，信息碼流的解調用一個定時器即可實現；如需要同時得到同步時鐘，則必須結合定時器和計數器實現，如圖5。
　　根據圖4和圖5，如果前后兩個碼元值有變化，計數器計到K-1個或者K個載波脈沖后，定時器發出定時溢出信號Over，由該信號觸發產生同步時鐘Clock和信息碼流Data，同時清零并重啟計數器和定時器。在此過程中，計數器因為一直沒有計滿K＋1個脈沖，它不發出任何信號；如前后兩個碼元值沒有變化，定時器始終不會產生溢出信號，此時應在第K+1個載波脈沖到來時由計數器生成一個同步脈沖Clock，同時清零并重啟計數器和定時器。通過對上述定時器和計數器的輸出作適當的電路組合，即可得到所需的解調碼流Data和同步時鐘Clock。圖5中，定時器定時長度為T+ΔT，ΔT∈[0，T/2]。顯然，當ΔT=T/4時，系統的噪聲性能最好。

3 實驗驗證
　　下面通過一個實際電路對上述解調方法進行驗證，如圖6所示。其中，脈沖形成電路由一個帶正反饋電路的運算放大器組成，實現圖2所示的功能。解調部分完成圖5所示的功能，由單片機內固化的軟件來實現。
　　圖6中，解調的實際操作由單片機AT89C2051完成。在具體的解調過程中，為保證速度，定時器和計數器都工作在中斷方式，所有的解調操作也完全由兩個中斷服務子程序完成。圖7給出了定時中斷和計數中斷的程序流程圖。

　　由簡單計算可知，如果AT89C2051采用12MHz晶振，該驗證方案能夠解調的BPSK信號的最大載頻約為25kHz。圖8給出了從示波器上輸出的解調波形圖。實驗中，BPSK模擬信號由信號發生器產生，信號載頻為16kHz，對應T＝62.5μs；為了能在示波器上看清各路信號的對應關系，采取了較大的二進制碼流速率，這里取5.33kbps，對應K＝3。
　　圖8中，上部為解調前的脈沖波形，下部為解調出來的數據碼流。圖8解調出的數據為100101，可以清楚地看出信號的對應關系。從圖8可以發現，輸入脈沖與解調碼流之間有信號滯后現象，且0、1碼的碼元寬度也不完全一致。但是，數據碼流與同步時鐘的關系卻始終是嚴格對應的。因為本設計中同步時鐘的脈沖寬度設為2μs，相對信號的寬度來說太窄，無法通過示波器拍照來觀察。筆者根據從示波器上的觀察，繪制了解調前的脈沖波形與解調后的數據碼流及其同步時鐘的對應關系，如圖9。其中波形(a)為解調前的BPSK脈沖信號，(b)為解調后的數據碼流Data，(c)為同步時鐘Clock。可以明顯地看到，同步時鐘不是等周期的，但是它與數據碼流的對應關系是確定的，因而不會影響到數據的正確解釋。