軟件無線電的基本思想是以一個通用、標準、模塊化的硬件平臺為依托，通過軟件編程來實現(xiàn)無線電臺的各種功能，從基于硬件、面向用途的電臺設計方法中解放出來。功能的軟件化實現(xiàn)勢力要求減少功能單一、靈活性差的硬件電路，尤其是減少模擬環(huán)節(jié)，把數(shù)字化處理（A/D和D/A變換）盡量靠近天線。軟件無線電強調體系結構的開放性和全面可編程性，通過軟件更新改變硬件配置結構，實現(xiàn)新的功能。軟件無線電采用標準的、高性能的開放式總線結構，以利于硬件模塊的不斷升級和擴展。
軟件無線電的體系由天線、寬帶射頻轉換器、A／D、D／A變換器與DSP(數(shù)字信號處理器)幾部分組成。軟件無線電的關鍵部件是以編程能力強的DSP處理器來代替專用的數(shù)字電路，使系統(tǒng)硬件結構與功能相對獨立。DSP處理器用來完成中頻(射頻)、基帶與比特流處理等功能。軟件無線電的硬件平臺采用模塊化沒計，是一個開放的通信平臺．通過加載不同的軟件(需要時更換插卡)來實現(xiàn)不同的硬件功能。但軟件無線電的硬件平臺要求較高，它需要有寬帶射頻前端、寬帶A／D、D／A轉換器和高速DSP，工作頻率可高達幾百兆赫茲。因信號干擾很嚴重，所以，它必須多個CPU并行操作才能滿足系統(tǒng)處理速度的要求。另外，DSP處理數(shù)據(jù)要求高速轉換，系統(tǒng)總線必須具有極高的I／O傳輸速率。
北京太速科技有限公司自主研發(fā)，基于CPCI架構，符合PICMG2.0 D3.0標準，包含雙TI TMS320C6455、Xilinx FPGA XC5VSX95T-1FF1136C的開發(fā)平臺，是軟件無線電處理的最佳解決方案。
一、系統(tǒng)結構如下：
二、處理板技術指標
1．AD部分 2路AD輸入，器件采用ADS62P49，，最大采樣率支持250MSPS，為14bit數(shù)據(jù)。輸入信號幅值1V，50歐姆，物理接口為 SMA。
2．DA 部分 2路DAC輸出，器件采用AD9777，轉換率為160MHz，為14bit數(shù)據(jù)。輸出信號幅值1V，50歐姆，物理接口為SMA。
三 、DSP芯片部分
1．DSP時鐘主頻1GHz，支持1.2GHz
2．內存總線獨立， 板載 DDR2-500 512MB
3．PCI接口支持Master和Slave，32bit/33MHz或者32bit/66MHz。
4．雙DSP與FPGA采用EMIF和Mcbps連接，EMIF支持16bit、32bit、64bit寬度，速度100MHz。
5．支持32MB-128MB Nor Flash
6．支持千兆網(wǎng)絡接口
7．兩片C6455之間通過RapidIO的方式耦合在一起，之間雙向傳輸速率可達10Gbps。
四、FPGA芯片部分
FPGA采用 Xilinx新一代高端V5系列芯片，選擇型號為：XC5VSX95T-1FF1136C，
XC5VSX95T 具有邏輯模塊160 x 54 最大RAM模塊1,120Kb，DSP48E 640個，CMT時鐘
管理6個 RocketIO GTP 16個，總IObank 20個，最大使用IO數(shù)680個。
1．外接DDR2內存條，支持到2GB。
2．外部參考時鐘輸入功能，接口為SMA。
3．外部事件觸發(fā)輸入功能，接口為SMA。
4．撥碼輸入/ LED燈指示。