工程是通常都會充分權衡，并進行一番性能折衷，因為如果選用ASSP，雖然便于實施，但會阻礙產品定制與差異化的發揮。于是越來越多的OEM廠商利用FPGA，從成本、功耗、密度和性能方面獲得與ASIC相同的功能，增加靈活性且降低風險。
現在，賽靈思推出的可擴展式處理平臺，增加了一種新選擇：將雙核ARM Cortex-A9 MPCore處理器與關鍵外設及可編程邏輯整合在一起，意圖以ARM處理器為核心，同時提供串行和并行處理能力，利用SoC方法來降低成本與功耗，增強特性與性能。
對于汽車駕駛輔助、智能視頻監控、工業自動化、航空和國防以及新一代無線系統等要求多功能和實時響應的終端市場來說，需要高性能嵌入式系統。日前在硅谷的嵌入式會議上，賽靈思展出的可擴展處理平臺，充分利用了ARM的雙核Cortex-A9 MPCore處理器，每個內核最高運行頻率都達到800MHz。通過這個平臺，設計者可以將需要高速接入、實時輸入、高性能處理和/或復雜的數字信號處理的應用程序的串行和并行處理結合到一起。
“在ARM以往和FPGA廠商的合作中，通常是以FPGA為中心，處理器為輔。我們這次相反，處理器為主，FPGA為輔，當系統上電時，不用FPGA先啟動處理器就會自動啟動。”賽靈思全球市場營銷及業務開發高級副總裁Vin Ratford表示。在下圖處理器系統架構中，灰色部分都是以硬核實現。
圖：處理器系統架構。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。